PALTEK
 

 


ホーム > 技術セミナー・トレーニング > コネクテビティ > マルチギガビット シリアルI/O デザイン

 

技術セミナー・トレーニング 一覧へ戻る

 

コネクテビティ

関連:

マルチギガビット シリアルI/O デザイン

  2日間有償ハンズオンザイリンクス認定コースオンサイト開催可能
概要 Spartan-6 LXT または Virtex-6 FPGA デザインでRocketIO GTP/GTX シリアル トランシーバを効率的に使用する方法について説明します。ここでは、8B/10B および 64B/66B エンコーディング、チャネル ボンディング、クロック コレクション、カンマ検出などの RocketIO トランシーバ ブロックの機能を理解し、活用することを目的としています。

◆ザイリンクス Web (詳細はこちらから
参加対象
  • FPGA 設計者およびロジック設計者
参加条件
  • ロジック デザインの知識 (ステート マシンおよび同期デザイン)
  • FPGA アーキテクチャおよびザイリンクス インプリメンテーション ツールの基礎知識 (推奨)
  • 標準的なシリアル I/O および高速シリアル I/O 規格の知識 (推奨)
アジェンダ

[1日目]

    • トランシーバの概要 (GTP、GTX、GTH)
    • トランシーバのクロッキングとリセット (GTP、GTX)
    • 8B/10B エンコーダおよびデコーダ
    • 演習 1 : 8B/10B のディスパリティとバイパス
    • カンマおよびデシリアライザのアライメント
    • 演習 2 : カンマおよびデータ アライメント
    • PMA (物理的媒体接続部)

[2日目]

    • RX エラスティック バッファとクロック コレクション
    • 演習 3 : クロック コレクション
    • チャネル ボンディング
    • 演習 4 : チャネル ボンディング
    • GTP Wizard 概要
    • トランシーバのインプリメンテーションおよびシミュレーション
    • トランシーバのボード設計
    • RocketIO トランシーバのテストとデバッグ
    • RocketIO トランシーバのアプリケーション例

※内容は変更となる場合がございます。

定員 8
受講料 有償 8TC(98,000円 税抜き)
お申し込み このトレーニングはザイリンクスでも開催中です。詳細はこちらから。
オンサイト開催 オンサイト開催についての詳細は担当営業までお尋ねください。またはこちらのフォームからお問い合わせ下さい。
 

技術セミナー・トレーニング

 

 

セミナー・トレーニングに関するお問い合わせ

 

受講フローMAPでご確認ください!

このページの上部へ