PALTEK
 

ホーム > 技術セミナー・トレーニング > 高速インターフェース > LogiCORE Endpoint を使用した PCI Express デザイン
技術セミナー・トレーニング 一覧へ戻る

高速インターフェース

関連:

LogiCORE Endpoint を使用した PCI Express デザイン

  2日間有償ハンズオンザイリンクス認定コースオンサイト開催可能
概要 このコースでは、ザイリンクス PCI Express® コアをアプリケーションにインプリメントする方法について説明します。 ここでは特にザイリンクス デバイスがサポートする回路とデザイン例を使用したザイリンクス PCI Express システムのインプリメンテーションに重点を置いて説明します。このコースを受講することで、PCIe コアを含むアプリケーションの市場投入時間を短縮する設計方法を学ことができます。また、適切なソリューションを選択する際に役立つよう、ザイリンクスが提供するさまざまな PCI Express コア製品も紹介します。このコースでは、Virtex-5 PCIe インテグレイテッド エンドポイント ブロックを使用します。このコースで学ぶ設計フローは、Virtex-6 および Spartan-6 FPGA でも活用いただけます。
参加対象
  • PCI Express 用の IP コアを使用するアプリケーション設計に携わるハードウェア設計者
  • ザイリンクス LogiCORE™ PCI Express ソリューションに対する理解を深めたいソフトウェア エンジニア
  • ザイリンクスが提供するテクノロジを最大限に活用し、PCI Express アプリケーションにおけるパフォーマンス、レイテンシ、バンド幅を向上させたいシステム アーキテクト
参加条件
  • PCIe 仕様プロトコルの知識
  • VHDL または Verilog の知識
  • ザイリンクス インプリメンテーション ツールの使用経験
  • シミュレーション ツール (推奨ツールは ISim) の使用経験
  • 中級レベルのデジタル設計経験
アジェンダ

[1日目]

コース概要

    • PCIe システム アーキテクチャおよびプロトコルの概要
    • PCIeおよびCOREGenerator™
    • 演習 1:PCIe コアの構築
    • PCIe デザインのシミュレーション
    • コアへロジックを接続 - ローカル リンク
    • 演習 2a :ダウンストリーム ポート モデルのシミュレーション

[2日目]

エンドポイント アプリケーションの設計

    • 演習 2b :疑似トランザクション モデリング
    • 演習 3 : デザインのインプリメンテーション
    • 互換性およびデバッグ
    • 演習 4 :ChipScope Pro ツールでの PCIe コアのデバッグ
    • エラーおよび割り込み
    • コースのまとめ

※内容は変更となる場合がございます。

定員 10
受講料 有償
お申し込み このトレーニングはザイリンクスでも開催中です。詳細はこちらから。
オンサイト開催 オンサイト開催についての詳細は担当営業までお尋ねください。またはこちらのフォームからお問い合わせ下さい。
 

技術セミナー・トレーニング

セミナー・トレーニングに関するお問い合わせ

受講フローMAPでご確認ください!

このページの上部へ