PALTEK

ホーム > 技術セミナー・トレーニング > デバイス > Spartan-6 および Virtex-6 ファミリ デザイン
技術セミナー・トレーニング 一覧へ戻る

デバイス

関連:

Virtex-6 ファミリ デザイン

  2日間有償ハンズオンザイリンクス認定コースオンサイト開催可能
概要

このコースでは、Virtex®-6 FPGA のアーキテクチャ リソースを活用する方法について説明します。受講対象者は、FPGA 設計の経験がある方およびFPGA 設計導入コースを修了、 FPGA 設計の経験が少ない方となっています。 コースの内容は、Virtex®-6 デバイス ファミリに含まれる主なリソースの理解とその設計方法に重点を置いています。

トピックには、デバイスの概要、CLB 構造、DCM および PLL クロッキング リソース、グローバルおよび I/O クロッキング手法、メモリ、DSP、ソース同期リソースが含まれます。また、メモリ コントローラのサポートやサブファミリで使用可能な専用ハードウェア リソース (PCI ExpressR テクノロジ、メモリ コントローラ ブロック、GTP トランシーバ) などについても説明します。

よくある間違いを避けたり、FPGA を最大限に活用する HDL コードの記述方法についての説明も含まれます。講義と演習を組み合わせたトレーニングにより、基本原則に基づいた実践的な応用が可能です。

参加対象
  • デバイスの概要、CLB 構造、MMCM クロック リソース、グローバル、リージョナルおよび I/O クロック手法、 メモリ、FIFO リソース、DSP、ソース同期リソースについて学びたい方。
  • また、ソフト メモリ コントローラのサポートやサブファミリで使用可能な専用ハードウェア リソース (EMAC、PCI Express® テクノロジ、GTP トランシーバ) などについて学びたい方
参加条件
  • デジタル回路の基礎知識と設計経験のある方
  • HDLの中級程度の知識があるFPGA 設計者の方
  • 「 初級者のためのISEハンズオントレーニング 」 または 「 FPGA設計導入トレーニング 」、および「 FPGA設計実践トレーニング 」受講者
アジェンダ [1日目]

 

    • Virtex-6 の概要
    • CLB アーキテクチャ
    • 演習 1: CLB リソース
    • メモリ リソース
    • DSP リソース
    • 演習 2: DSP リソース
    • 基本的な I/O リソース
    • Virtex-6 の I/O リソース
    • 演習 3: I/O リソース

 

[2日目]

 

    • 基本的なクロッキング リソース
    • Virtex-6 のクロッキング リソース
    • 演習 4 クロッキング リソース

※内容は変更となる場合がございます。

定員 10
受講料 無償
お申し込み このトレーニングはザイリンクスでも開催中です。詳細はこちらから。
オンサイト開催 オンサイト開催についての詳細は担当営業までお尋ねください。またはこちらのフォームからお問い合わせ下さい。
 

技術セミナー・トレーニング

セミナー・トレーニングに関するお問い合わせ

受講フローMAPでご確認ください!

このページの上部へ