PALTEK

ホーム > 技術セミナー・トレーニング > 特別セミナー > FPGA設計品質向上セミナー
技術セミナー・トレーニング 一覧へ戻る

特別セミナー

関連CME

FPGA設計品質向上セミナー
〜FPGA設計、検証戦略の立案とシミュレーションと実機検証の分担〜

  oneen
概要

・初期動作確認に苦労して、全体の設計スケジュールを大幅に変更せざるを得なかった
・実機検証に膨大な時間が掛かっている
・多大な検証時間を費やしたにも関わらず、市場出荷後に不具合が発生した

などのご経験はございませんか?

歴史的に実機評価が重視されるケースが多かったFPGA検証ですが、FPGAの進化、高機能化にともなって、従来の手法に限界が出てきております。 FPGAの設計品質の向上がFPGA開発を成功に導く鍵に!

CMエンジニアリング株式会社様のウェブ トピックス情報はこちら

参加対象
  • FPGA設計者
アジェンダ

1.はじめに
・FPGA設計の現状と問題点
・問題解決のカギ


2.実機評価とシミュレーションの得手・不得手に関して
・シミュレーションの活用とは

・シミュレーションと実機検証の違い
・シミュレーションと実機検証の役割分担
・実機検証の問題点
・実機検証でできる事(意義)


3.実機評価とシミュレーションの適用範囲
・FPGA検証の考え方
・検証の課題と着眼点
・実機検証とシミュレーションの適用範囲
・新規ブロック適用例
・FPGA TOPレベル基本検証適用例
・バス性能検証適用例

4.最新のASIC検証手法にみるシミュレーション活用方法とFPGAへの適用に関して
・ASIC検証手法概要
・検証戦略策定の重要性
・検証手法の選択
・チェック方法(データチェック、アサーション)
・検証の達成度の把握
・検証項目抽出方法のポイント
・まとめ


5.非同期回路の検証
・非同期回路の検証にフォーマルの活用
・構造的チェックの概要

・機能的チェックの概要

・Questa- CDCを適用した事例
・非同期乗せ換え回路の把握
・フォーマル検証ツールの課題
・まとめ


6.SpecInsightを活用した設計手法についてに
・CPU、高速インタフェースを搭載モデル事例
・検証のポイント箇所を明確にして検証戦略策定
・検証項目抽出
・ユーザー新規回路検証環境イメージ図
・FPGA TOP検証環境イメージ図
・性能検証環境イメージ図(FPGA TOP検証環境を使用)
・ユーザー新規回路検証フロー
・FPGA TOPレベル/性能検証フロー
・実機検証のフィードバックも容易に!

7.まとめ

※内容は変更となる場合がございます。

定員 20
受講料

有償 ¥27,000(税込)

お申し込み 下記「お申し込みボタン」からお申し込みフォームにお進みください。
お支払い方法 事前弊社宛銀行振込み。追ってご連絡いたします。
日時・場所
2016/11/30(水) 10:00〜17:45 新横浜 受付終了

※最少催行人数:10名
※日程は変更となる場合がございます。

 

技術セミナー・トレーニング

セミナー・トレーニングに関するお問い合わせ

受講フローMAPでご確認ください!

このページの上部へ