PALTEK

ホーム > 技術セミナー・トレーニング > 特別セミナー > セミナー名
技術セミナー・トレーニング 一覧へ戻る

特別セミナー

関連:Mentor

9月27日開催
基板検図の作業を軽減、工程削減セミナー
〜数日の目視チェック工程を数時間で完了/高品質な基板の仕上げ方〜

  半日コース
概要

mentor

基板検図において、もっときちんとチェックしていれば良かった、と後悔されたご経験はありませんか。

今回のセミナーでは、基板検図のチェック項目を増やしながらも検査作業時間を削減する方法を、iNARTE 認定EMCエンジニアから実例解説も交えながらお伝えします。

 

〜会社経営者様、マネージメントの皆様〜
現在、「働き方改革」への取り組みが、国をあげて加速されています。 また企業の大小に関わらず労働基準監督署による強い取り締まりが行われており、その取り組みはすべて の会社において不可避な状況です。 しかしながら、従来のままのやり方で就業時間を減らし、かつ生産性を維持することは不可能です。 設計会社様における「検図」の工程での業務の仕組みや方法論をご検討頂く手法として、是非当セミナー をご活用ください。

参加対象
  • FPGA開発プロジェクトリーダー
  • 回路設計者
アジェンダ
  • 一般的な基板検図の問題点
  • 基板検図におけるポイント(最低限押さえるべき特性検査項目)
  • 1ヶ月数万円〜のツールによる自動検図、HL DRCによるSI/PI/EMIチェック解説
  • 基板設計会社から見た「よくある検図ミスとその回避方法」〜FPGA搭載ボードで 

- DDR4伝送信号での実例解説

-高速シリアル伝送信号での実例解説

-その他のよくあるミスと回避方法「電源やGNDパターンの層間重なりによるノイズ問題」など

  • Q&A

※内容は変更となる場合がございます。

定員 30
受講料 無償
お申し込み 参加は無料となっておりますが、事前お申し込みが必要です。
お申し込み 下記「お申し込みボタン」からお申し込みフォームにお進みください。
日時・場所
2017/09/27(水) 13:30〜17:00 新横浜 受付終了

※日程は変更となる場合がございます。

※最少催行人数:10名

 

技術セミナー・トレーニング

セミナー・トレーニングに関するお問い合わせ

受講フローMAPでご確認ください!

このページの上部へ