ホーム > 技術セミナー・トレーニング

技術セミナー・トレーニング

 

PALTEKでは、初心者様から上級者様まで、様々なレベルやジャンルの技術セミナーや技術トレーニング をご用意しております。是非とも日々の設計にお役立てください。

皆様の参加をお待ち申し上げております。

 

セミナー・トレーニングカレンダーカレンダー形式で日程を確認することができます。 カレンダーへ

セミナー・トレーニング一覧

セミナー・トレーニング詳細

※ 日程の入っていないものはオンサイト開催が可能ですのでお問い合わせください。

アイコンの説明

 

有償 有償セミナー/トレーニング   ザイリンクス認定コース ザイリンクス認定コース   2日間コース 2日間コース 
ハンズオン ハンズオン
(PC使用のトレーニング)
  オンサイト開催可能 オンサイト開催可能    1日コース 1日コース 
            半日コース 半日コース
エンベデッド/Embedded
セミナー名 開催 会場 マーク
初級者のためのEDKハンズオントレーニング 1日有償ハンズオンザイリンクス認定コースオンサイト開催可能
エンベデッドシステム開発

5月

6月

新横浜

大阪

2日間有償ハンズオンザイリンクス認定コースオンサイト開催可能
エンベデッドシステム ソフトウエア開発 2日間有償ハンズオンザイリンクス認定コースオンサイト開催可能
開発言語/Language
セミナー名 開催 会場 マーク
Verilog-HDL 初級トレーニング(PALTEKレスキューシリーズページへ)
VHDL初級トレーニング (PALTEKレスキューシリーズページへ)

ザイリンクス製品関連 技術セミナー・トレーニング 受講フロー

 

画像処理モデル設計コース Verilog-HDL初級トレーニング VHDL初級トレーニング 初級者のためのISEハンズオントレーニング 初心者のためのISEハンズオントレーニング 初心者のためのEDKハンズオントレーニング Spartan-6 設計ガイドラインセミナー Virtex-6 設計ガイドラインセミナー マルチギガビット シリアルI/O デザイン FPGA設計実践 ザイリンクスFPGA向けDSPデザイン手法 PCI Expressデザイン Virtex-6 ファミリデザイン Spartan-6 ファミリデザイン ChipScope Proを使用したデバッグ手法 SystemGeneratorを使用したモデルベース設計によるFPGA開発 エンベデッドシステム開発 エンベデッドシステム ソフトウエア開発 SystemGeneratorを使用したDSPデザイン PlanAheadを活用したタイミングクロージャー 導入編 PlanAheadを活用したタイミングクロージャー 応用編 アドバンスドFPGA設計 SystemGeneratorを使用したハードウェア協調シミュレーション 無線変復調モデル設計コース FPGA設計導入 高速メモリインターフェイス

会場案内

 

 

※10:00開始セミナーは9:45より受付開始。13:30開始セミナーは13:00より受付開始です。

 

技術セミナー・トレーニング

 

 

セミナー・トレーニングに関するお問い合わせ

自分に合ったセミナー・トレーニングはどれ?

このページの上部へ