PALTEK
 

ホーム > 技術セミナー・トレーニング > 開発言語 > Verilog-HDL 初級トレーニング
技術セミナー・トレーニング 一覧へ戻る

開発言語

関連:

Verilog-HDL 初級トレーニング

  1日有償ハンズオンザイリンクス認定コースオンサイト開催可能
概要 Verilogをはじめて使う方向けに言語の基礎知識をご理解いただき、合成時の基本的なISEの使用方法をご理解いただきます。
参加対象
  • Verilog-HDLの基本文法を学びたい方
参加条件
  • デジタル回路の基礎知識と設計経験のある方
アジェンダ
  • 設計手法の種類
  • Verilog-HDLの基本文法(デザイン編)
    • 組み合わせ回路
    • 順路回路
    • 階層設計
    • 複雑な回路記述と注意点
  • Verilog-HDLの基本文法(テストベンチ編)

 

※内容は変更となる場合がございます。

定員 10
受講料 有償
オンサイト開催 オンサイト開催についての詳細は担当営業までお尋ねください。またはこちらのフォームからお問い合わせ下さい。
 

技術セミナー・トレーニング

セミナー・トレーニングに関するお問い合わせ

受講フローMAPでご確認ください!

このページの上部へ