PALTEK
 

 


ホーム > 技術セミナー・トレーニング > ツール > PlanAheadによるデザインパフォーマンスの向上 応用編

 

技術セミナー・トレーニング 一覧へ戻る

 

ツール

関連:

PlanAheadによるデザインパフォーマンスの向上 応用編

  2DAYenhotonnintei
概要 このコースは、PlanAhead™ ソフトウェアを使用して、デザイン パフォーマンスを向上させ、再現性のある結果を得る方法を学習します。このコースでは、合成およびプロジェクトのヒント、デザイン解析、フロアプラン作成、エリア制約と Pblock を使用したパフォーマンスの改善、ChipScope™ Pro ツールを使用したデザインのデバッグ、パーティションを使用したデザイン保持について説明します。
参加対象
  • パフォーマンスと機能を最大限に活かすためのデザインの物理的なインプリメンテーションの解析と実行に興味を持つ FPGA 設計者、システム エンジニア

参加条件
アジェンダ
[1 日目]
    • PlanAhead ソフトウェアの復習
    • 演習 1 : PlanAhead ソフトウェアの復習
    • RTL の開発と解析
    • 演習 2 : RTL 解析
    • 専用リソースの配置
    • 演習 3 : 専用リソースの配置
    • Pblock
[2 日目]
    • フロアプラン手法
    • 演習 4 : デザイン解析およびフロアプランでパフォーマンスを最適化
    • パーティションを使用したデザイン保持
    • 演習 5 : デザインを保持して結果を予測
    • ChipScope Pro ツールによるデバッグ
    • 演習 6 : ChipScope Pro ツールによるデバッグ

 

※内容は変更となる場合がございます。

定員 8
受講料 有償 5TC(70,000円・税抜き)
お申し込み 下記「お申し込みボタン」からお申し込みフォームにお進みください。
お支払い方法
1 . 販売代理店(PALTEK)に振込み
お申込後、別途担当者よりご連絡いたします。
2. XPA(トレーニング クレジットでのお支払い)
XPAとはトレーニング クレジットと、ザイリンクス開発ソフトウェア各種とのセット販売のことです。 XPA の詳細は XPA バンドル プログラム(ザイリンクス社) をご覧下さい。 トレーニング クレジットについてご不明な場合は ザイリンクス カスタマー トレーニングまで直接お問い合わせください。
日時・場所
2013/1/30(水) - 2013/1/31(木) 10:00〜17:30 大阪
2013/2/27(水) - 2013/2/28(木) 10:00〜17:30 新横浜

※日程は変更となる場合がございます。

オンサイト開催 オンサイト開催についての詳細は担当営業までお尋ねください。またはこちらのフォームからお問い合わせ下さい。

『ChipScope Proを使用したデバッグ手法 』

ChipScope Proのコアやツールの紹介、効果的なトリガの使用法だけでなく、ロジックや高速デザインの有効なデバッグ法についても演習を交えながら学ぶことができます。
 

技術セミナー・トレーニング

 

 

セミナー・トレーニングに関するお問い合わせ

 

受講フローMAPでご確認ください!

このページの上部へ