PALTEK
 

ホーム > 技術セミナー・トレーニング > ツール > ISEデザイン ツール フロー
技術セミナー・トレーニング 一覧へ戻る

ツール

関連:

ISEデザイン ツール フロー

  1日ハンズオンザイリンクス認定コースオンサイト開催可能
概要

ISE デザイン ツール フロー コースでは、FPGA デザイン未経験の方向けに、FPGAの開発サイクルのフレームワークを紹介します。FPGA 設計のプランニング、テクニック、ストラテジ、および FPGA ツール フローの概要について学べます。

フローには、システム仕様書、FPGA の詳細デザイン ドキュメント、合成、検証、インプリメンテーション、ダウンロードなどが含まれます。コースでは、デザインサイクルを通して Project Navigator の各種ツールを利用します。

 

※PALTEKでは「ISEデザインフロー」と「FPGA設計導入」の内容を1日バージョンに凝縮し「初級者のための ISE ハンズオントレーニング」として開催しております。

こちらを参照ください→ http://www.paltek.co.jp/seminar/tool/ise_handson.htm

 

参加対象
  • 初めてザイリンクスのFPGAを設計するHDL (VHDL または Verilog) の基礎知識を持ったデジタル回路設計者

参加条件
  • HDL (VHDL または Verilog) の使用経験がある方
  • デジタル デザインの基礎知識と設計経験のある方
アジェンダ
  • Project Navigator を使用したプロジェクト
  • 演習 1: Project Navigator を使用したプロジェクト
  • HDL 合成 および XST
  • 演習 2: XST 合成オプション
  • 制約と I/O Planner
  • 演習 3 : I/O ピンの配置
  • ISim Simulator
  • 演習 4: ISim Simulator
  • その他の機能
  • まとめ

※内容は変更となる場合がございます。

定員 10
受講料 無償
オンサイト開催 オンサイト開催についての詳細は担当営業までお尋ねください。またはこちらのフォームからお問い合わせ下さい。
 

技術セミナー・トレーニング

セミナー・トレーニングに関するお問い合わせ

受講フローMAPでご確認ください!

このページの上部へ