# 報道関係各位



# エッジコンピューティングなどの高速データ処理を実現する FPGA コンピューティングプラットフォーム M-CUBE を受注開始 ~ 5G の超低遅延に不可欠な MEC やディープラーニングなどでの高速化に貢献 ~

株式会社PALTEK(本社:横浜市港北区、代表取締役社長:矢吹尚秀、証券コード:7587、以下PALTEK)は、5Gの特長の一つである超低遅延を実現するために不可欠なMEC\*(Multi-Access Edge Computing)やAIの推論処理などの高速データ処理を実現する、FPGAコンピューティングプラットフォーム M-CUBE の受注を開始します。

これにより、PALTEKは5Gなどでのさまざまなソリューション構築に貢献することが可能になります。


#### ■5G時代に不可欠なエッジコンピューティング

5Gにより提供される大容量、超低遅延、多数同時接続な通信インフラの活用により、従来クラウドで行われていた処理の一部を基地局の小規模なデータセンターで行うことで、工場制御、都市交通制御、電力制御などタイミングクリティカルな処理を効率的に実現することができます。このようなエッジコンピューティングの方式をMECと呼び、エッジ領域の高機能化による、個人情報のカプセル化、IoTのローカルな管理、クラウドへの情報輻輳を防ぐ事前処理などによるクラウドとのシームレスな連携や、情報管理が可能となります。たとえば病院施設でのAIによる病巣の診断補助、工場施設での生産効率向上のためのセンサデータ解析、スタジアムでの仮想現実(VR)などが考えられます。

## ■ MECの高速処理を可能にするマルチFPGAシステム FiC

現在、FPGAはアルゴリズムをハードウェアで実行する高速計算用加速器(アクセラレータ)として注目されています。慶応義塾大学理工学部教授の天野英晴氏が中心となって提唱するマルチFPGAシステムFiC(Flow-in Cloud)は、価格性能比に優れた中規模FPGAを高速の双方リンクで複数本接続した大規模計算システムで、全

体として巨大な回路を構成することができます。システムの作動中に部分的に再編成を行う機能もあり、柔軟なアプリケーション変更や複数ユーザーによる使用にも対応しています。また、回線交換方式をとっているため、ディープラーニングのような同期が必要かつデータサイズが予測できるようなアプリケーションにも適しているシステムです。MECにFiCを活用することでエッジ側での高速処理を実現し、低消費電力で、準リアルタイム処理を行うことが可能となります。



マルチ FPGA システム FiC

## ■ FPGAコンピューティングプラットフォーム M-CUBE

PALTEKが受注・販売するFPGAコンピューティングプラットフォーム M-CUBEは、複数のM-CUBEをつないで、単一のFPGAであるかのように扱うことができるFiCに適合しており、以下の特長により低コストかつ高性能なシステムを実現できます。

- ① 価格性能比に優れたザイリンクス社のSoCである Zynq® UltraScale+™ MPSoCを搭載 (Zynq® UltraScale+™シリーズ最大のXCZU19を搭載)
- ② SAMTEC Firefly™ケーブルを使用することで高速双方向リンクが可能となり、 超広帯域での基板間通信を実現
- ③ Arm®とFPGAの間が広帯域内部バスで接続されているため、システムパフォーマンスが向上



M-CUBE

FPGAコンピューティングプラットフォームを活用することで、エッジコンピューティングの高速化のほか、4K/8Kなどのビデオ処理やスポーツイベント・ライブでの仮想現実/拡張現実(VR/AR)、AIによる病巣の診断補助、工場施設でのセンサデータ解析などのワークロードを高速化でき、システムコストおよび消費電力削減が可能になります。

また、PALTEKの自社開発製品であるImage CUBE 2やDATA BRICKとFireFly™で接続することができ、8K映像のデータ処理や8K映像を用いたAIプラットフォームとして活用することが可能です。

# ■慶応義塾大学 情報工学科 教授 工学博士 天野 英晴氏からのコメント

「M-CUBEは、ホストなしでFPGAボード同士を接続して簡単にスケールアップが可能で、C/C++などの高級言語で記述されたアクセラレータモジュールを複数のFPGAボードに簡単に実装できるように工夫されています。低電力かつタイミングクリティカルなジョブにも対応が可能で、将来のMEC(Multi-access Edge Computing)に最適な特徴を持っています。我々が開発したFiCボードに比べて、CPUとFPGAロジックが同一チップ上に組み込まれており、多様なインタフェースを持ち、ボード間の接続リンクも強力になっています。FiCはNEDO委託事業「高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発/省電力AIエンジンと異種エンジン統合クラウドによる人工知能プラットフォーム」での研究成果を活用したものであり、現在、JST,CREST「MEC用マルチノード統合システムの開発」JPMJCR19K1のテストベットとして研究が進められています。」

## ■ M-CUBEの製品スペック

項目	仕様
搭載FPGA	XCZU19EG-2FFG1760
メモリ	PS: 4GB DDR4-2400、PL: 1x DDR4-2400 SODIMM ソケット
ストレージ	SATA (未実装)
I/O	QSFP28 (未実装)、4x GTY 4TX/4RX (max 28.125Gbps)、
	4x GTH 8TX (max 16.3Gbps), 4x GTH 8TX (max 16.3Gbps),
	USB3.0*1、USB-UART*1、1Gb Ether (RJ45)、DP1.2
拡張コネクタ	FMCコネクタ*2(LPC,GTはアサインされていません)、PMOD*2
switch/LED	基板上に搭載
電源	ATX
動作時温度	0~50℃
動作時湿度	20-80% (結露なきこと)
外形寸法	MicroATXボードサイズ (243.8mm×243.8mm)

## ■専門用語説明

MECは、エッジコンピューティングの規格としてETSI(欧州電気通信標準化機)が標準化を進めているもので、一定エリア内の通信処理の効率化を図る技術のことです。MECでは、データをクラウドに送信して処理するのではなく、ユーザーに近い場所(エッジ)でデータの収集と処理を行うため、遅延が減り、広帯域幅アプリケーションを準リアルタイムで実行できます。今後展開されるローカル5Gにおいても、個人情報のカプセル化、IoTによる情報のローカル管理などが可能となります。

ザイリンクスの名称およびZynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。

#### 株式会社 PALTEKについて:

PALTEKは、1982年の創業以来、日本のエレクトロニクスメーカーに対して国内外の半導体製品の販売のほか、ハードウェアやソフトウェアなどの設計受託サービスも提供し、お客様の製品開発のパートナーとして仕様検討から試作開発、量産までサポートしています。

PALTEKは、「多様な存在との共生」という企業理念に基づき、お客様にとって最適なソリューションを提供することで、お客様の発展に貢献してまいります。

PALTEKに関する詳細は、https://www.paltek.co.jp をご覧ください。

#### ■この件に関するお問い合わせは下記へお願いします。

1:ニュースリリースに関するお問い合わせ

会社名: 株式会社 P A L T E K担当者: 広報担当 柴崎 由記

メールアドレス : pr@paltek.co.jp

所在地 : 神奈川県横浜市港北区新横浜 2-3-12 新横浜スクエアビル 6F

電話: 045-477-2016

2:製品に関するお問い合わせ

会社名: 株式会社PALTEK担当者: デザインサービス事業部メールアドレス: info pal@paltek.co.jp

所在地 : 神奈川県横浜市港北区新横浜 2-3-12 新横浜スクエアビル 11F

電話 : 045-477-2009