PALTEK

ホーム > 取扱製品一覧 > Mentor Graphics/メンター・グラフィックス  > 製品情報

製品情報

EDA Technology Leader

メンター・グラフィックス社は、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのソフトウェアおよびハードウェアのソリューションを提供しています。また、ますます複雑化するプリント基板やチップ設計においてエンジニアが直面する様々な設計上の課題を克服するための革新的な製品やソリューションを提供しています。

HDL Designer Series

HDL Designer Seriesは、VHDL、Verilog、SystemVerilogおよびその混在による設計プロセスを効率よく管理します。テキストベースの設計にグラふぃクスやスプレッドシートを用いた表現を組合せ、設計のドキュメント化やWebブラウザによる共有など、開発環境のインフラストラクチャを自動化します。またDesign Checkerにより設計スタイルガイドや設計ルールへの遵守を高め、再利用効率を高めます。

HDL Designer Series 詳細へ

ModelSim

ModelSimはFPGA開発で最も多く採用されているデファクトスタンダードのHDLシミュレータで、VHDL、Verilog、SystemVerilog設計記述の混在設計をシングルカーネルでシミュレーションします。PSL/SVAアサーションを使用するとバグ発生のシミュレーション時間およびバグの発生箇所を容易に特定できます。そしてソースコード、波形、プロセス表示とそのクロスハイライト連携によりデバッグ効率が格段に向上します。またコードカバレッジを用いてテストの網羅性を測定し定量化できるため、シミュレーシの抜け、漏れを防ぐことができます。ModelSimは標準規格を厳格にサポートしており、どのような設計フローにも開発プロセスにも、容易に取り込むことが可能です。

ModelSim 詳細へ

  • ・ModelSim DE
    ・ModelSim PE

Questa

Questaはシミュレーションおよびフォーマルエンジンを用いて、最先端の機能検証手法を実現しプロセスを管理するためのプラットフォームです。シミュレーションではアサーションベース検証はもちろん、制約付きランダムテスト、IEEE標準のUVMおよび多彩な検証IP、ポータブル・スティミュラスにも対応しています。また非同期クロックに伴うメタスタビリティ検証やローパワー検証、ソフトウェアドリブンの検証も含まれています。フォーマル検証ではプロパティチェックだけでなく、アサーション不要の自動チェック、接続性検証、SLEC等価性検証、レジスタ検証、セキュリティ検証など数多くのアプリが充実しています。機能検証のすべての結果はUCDBと呼ばれるカバレッジデータベースに集約され、検証プロセスの管理ツールやジョブ実行ツールと連携することで、その多くが自動化、最適化され、高い検証効率を実現しています

Questa 詳細へ

  • ・QuestaSim
  • ・Questa Formal
  • ・Questa AutoCheck

Precision Synthesis

Precision Synthesis はインストールしてすぐ使える使いやすさと高い生産性を提供する設計フロー、ならびに最先端のFPGA デバイスに対しても業界をリードする結果品質(QoR)といった特長を備えています。これらを組み合わせることにより、優れた設計解析機能と傑出した物理実装およびタイミング制御を提供します。 またPrecision Synthesisはベンダー非依存設計手法を採用しているため、どのベンダーのFPGA に対してもこれらの機能を適用することが可能です。

Presicion Synthesis 詳細へ

PADS

PADSは、高速、複雑、大規模なPCB開発のエンタープライズ向ソリューションとして知られるXpeditionのテクノロジを、FPGAやPCB設計など、小規模チームで何でもこなさなくてはならないプロジェクト向けに、アクセスコストと使い勝手を重視して開発された製品ラインナップです。使い勝手のよい回路図エディタ、強力な検索機能を持つ部品情報管理、もっとも直感的なスケッチ配線とレイアウト、アナログ解析、高速伝送路解析、熱解析などを含みます。また3次元の技術を駆使したMCADとの連携や、PCBの製造性ルールに基づく解析により工場からの手戻りを激減させます。

PADS 詳細へ

HyperLynx

HyperLynxは高速基板におけるESO(Electrical Signoff)に向けたソリューションです。HyperLynx DRCはシグナル・インテグリティ、パワー・インテグリティ、EMI/EMCなどの問題に関するデザインルールをチェックします。また仮想環境におけるシミュレーションおよび解析ツールとしては、HyperLynx SI(シグナル・インテグリティ)、HyperLynx PI(パワー・インテグリティ)、HyperLynx Full Wave Solver(電磁干渉、電磁両立性)などのラインナップがあります。さらにHyperLynx Fast 3D Solverは、完全3次元の準静電磁場のパラメータ抽出により、さまざまな解析用の高精度モデルの作成が行えます。

HyperLynx 詳細へ

TannerEDA

Tanner AMS IC設計フローでは、回路図エディタによるアナログ設計とVerilogによるデジタル設計を統合し、T-SpiceエンジンとModelSimによるAMSシミュレーションを実現しています。またファウンドリ供給のiPDKを用いたレイアウト設計ではOpen Accessをネイティブにサポートし、Calibre互換の物理検証を含むフルフローが完成します。 Tanner MEMS設計フローでは、MEMS設計とアナログ/ミックス回路とを統合した設計が可能になります。メカ、熱、音、磁気、流体などの解析と、同じマスクにレイアウトされる電気部分を統合することで、製造性の高いMEMS開発が実現します。また半導体の2次元設計から3次元メカのモデルを作成するフローや、MEMSを含めたルールチェックを実行することで、IoTエッジデバイスなど幅広い用途で活用することが可能です。

TannerEDA 詳細へ

関連情報
 

Mentor Graphics/メンター・グラフィックス

  • 製品情報
  • ニュースリリース
お問い合わせ
お問い合わせ・お見積り・資料請求
ModelSim ノウハウ資料ダウンロード
045-477-2009

このページの上部へ