PALTEK

ホーム > 技術セミナー・トレーニング > 特別セミナー > アサーションベース検証の実践セミナー
技術セミナー・トレーニング 一覧へ戻る

特別セミナー

関連: Mentor

11月6日開催
アサーションベース検証実践セミナー開催

  -アサーションの価値/効果から組織の生産性を上げる実例-

  半日コース
概要

Mentor

Wilson Research Group2016年後半に実施した世界規模の市場調査によると、FPGA開発プロジェクトのうち47% がアサーションベース検証を導入し活用中とあります。すでにアサーション技術を導入すべきかどうかではなく、いつ導入するかという段階に来ていることが伺えます。

そこで弊社では、FPGA設計者やテストエンジニア、マネージャを対象に、アサーションベースの検証実践セミナーを開催いたします。このセミナーは IEEE-1800標準 SystemVerilog Assertions の言語解説はもちろん、アサーションコードの豊富な記述例を用いて、より実践的な内容になっています。

記述においては可読性、再利用性、デバッグ性などを考慮し、組織としてどのように導入し展開するかについても解説いたします。受講後は直ぐにアサーションベース検証導入へと進めることを目指しています。

 

参加対象
  • FPGA開発プロジェクトリーダー
  • FPGA開発に携わる設計者
  • FPGA機能検証の効率を上げたいと考える設計者、検証担当者
参加条件
  • FPGA開発に携わっており、設計と検証の経験や理解がある
アジェンダ
  • FPGA検証の市場動向とアサーションの価値
  • 注意して使いたいイミディエート・アサーション
  • コンカレント・アサーションの構造
  • クロッキングとリセットに関する注意
  • 可読性、再利用性、デバッグ生産性を考慮した記述
  • 組織としてのアサーション導入とパターン共有
  • カウンタ。FIFO,アービタなどの記述例
  • 仕様からアサーションを起こす一般的手法

※内容は変更となる場合がございます。

定員 30
受講料 無償
お申し込み 下記「お申し込みボタン」からお申し込みフォームにお進みください。
日時・場所
2019/11/6(水) 13:30〜17:00 新横浜 申込

※日程は変更となる場合がございます。

※最少催行人数: 15名

※会場:横浜市港北区新横浜2-3-19 新横浜ミネタビル 6階

     スタンダード会議室   会議室B

 

技術セミナー・トレーニング

 

 

 

セミナー・トレーニングに関するお問い合わせ

 

受講フローMAPでご確認ください!

このページの上部へ