1. 株式会社PALTEK
  2. TECHブログ
  3. セミナー
  4. 【4/27開催】FPGA設計品質を低下させる 「いきなりHDLコーディング」~共に考える設計意識改革~

TECHブログ

【4/27開催】FPGA設計品質を低下させる 「いきなりHDLコーディング」~共に考える設計意識改革~

【4/27開催】FPGA設計品質を低下させる 「いきなりHDLコーディング」~共に考える設計意識改革~

ウェビナー

弊社が長年の経験から得たHDL設計やプロジェクトに関する、様々な不思議な疑問を取り上げ、改善案を提言し、皆さま方に考えるきっかけを提供したいというセミナーとなっております。
もちろん会社間によって文化・方法に差異があり、すべての不思議に同意できないこともあるかと思いますが、できるだけ皆さまの同意を得られる内容に仕上げております。

また、今回のウェビナーは皆さま方に明確な指針をお伝えする内容ではございませんが、当ウェビナーを通じて共感や反論も感じていただきながら、何かしら皆さまそれぞれの「触発」を得ていただければ幸いです。

 

ウェビナー概要

開催日時 2022年4月27日(水) 13:30~14:30
受講費用 無償
受講対象 ・FPGA設計者、テストエンジニア
・FPGAプロジェクトマネージャー
開催方法 ウェビナー形式(チャット機能によりリアルタイムで質疑応答可能です。)
ウェビナーツール「Zoom」を利用します。
受講方法 開催前日までにお申込いただいた方へウェビナー入場用のURLを別途メールにてお知らせいたします。
メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問合せフォームにてご連絡ください。
備考 ※競合製品取り扱い企業様の申込については、お断りする場合がありますので予めご了承ください。
※個人およびフリーメールアドレスによるお申込み、また過去に同ウェビナーを受講されたことのある方のご参加はお断りしています。
受付締切 2022年4月26日(火) 12:00まで

アジェンダ

  • HDLコーディングに関すること
  • HDL検証に関すること
  • 設計プロジェクトに関すること
  • 組織や会社に関すること ~共に考える未来の設計意識改革~

こちらのセミナーは
受付を終了しました