・

残されているドキュメントが少ない／全く無い

・

設計資産がRTLのみ

・

可読性の低いRTL

・

設計資産の不具合が取り切れていない

・

設計資産の属人化

これらは弊社で開催したウェビナーアンケートの「FPGA設計における課題・悩み事は？」という設問におけるご回答です。これに類するご回答が非常に多く寄せられています。

今回はこのようなお悩みをお持ちの方々にHDL Desigerというツールを紹介いたします。
HDL Designerは以下のような機能があり、上記の課題解決の一助となれば幸いです。

• 設計資産（RTL)を容易にグラフィックス変換可能
• 生成されたグラフィックスから容易に改版が作成可能
• 高品質な設計資産を保存
• バージョン管理ツールとのインテグレーションで資産管理

アジェンダ ※デモが追加になりました。

• 設計資産再利用の背景と課題
• 設計資産再利用の惨状（お客様の声）
• HDL Designerを活用したリユース／リデュース／リサイクル
• - 設計資産の解析とドキュメント化
• - 再利用性の向上
• - 再利用にかかわる工数削減
• - 再利用可能な設計資産の保存
• - 設計資産の容易な運用
• - 設計資産の高品質化
• - 設計資産の確実な管理
• HDL Designerデモンストレーション

ウェビナー概要

こちらのウェビナーは
受付を終了しました