1. 株式会社PALTEK
  2. TECHブログ
  3. セミナー
  4. 【10/30開催】「FPGA設計 非同期転送(CDC)問題の原因と解決策」ウェビナー ~再現性が低い/対策が極めて困難な不具合原因~

TECHブログ

【10/30開催】「FPGA設計 非同期転送(CDC)問題の原因と解決策」ウェビナー ~再現性が低い/対策が極めて困難な不具合原因~

【10/30開催】「FPGA設計  非同期転送(CDC)問題の原因と解決策」ウェビナー ~再現性が低い/対策が極めて困難な不具合原因~

ウェビナー

「FPGA設計 非同期転送(CDC)問題の原因と解決策」ウェビナー
~再現性が低い/対策が極めて困難な不具合原因~

FPGA設計における大規模化、複雑化、クロックドメイン増加から非同期転送に関する問題については皆さまも感じるところがあるのではないでしょうか。

弊社でも2021年に非同期に関するウェビナーを開催したところ大きな反響があり、実際に多くのお客様とそれらの解決について取り組んで参りました。
その甲斐あってか市場調査でもFPGA設計における非同期に関する課題は改善の傾向が見られます。

しかし未だに高い割合を占めているのも事実です。
近年の市場調査結果と傾向、改めて非同期転送の問題の原因と対策、解決策を紹介するウェビナーを企画いたしました。

ぜひこの機会をご利用いただき、皆さまのプロジェクトにお役に立てていただければ幸いです。

ウェビナー概要

開催日時 2024年10月30日(水)13:30~14:15
受講費用 無償
会議室などで複数名での受講をご希望される方は、人数分のお申し込みが必要となります。
受講対象 ・FPGA設計者、検証エンジニア
・FPGAプロジェクトマネージャー
開催方法 ウェビナー形式(チャット機能によりリアルタイムで質疑応答可能です。)
ウェビナーツール「Zoom」を利用します。
参加方法 開催前日までにお申込いただいた方へウェビナー入場用のURLを別途メールにてお知らせいたします。
メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問合せフォームにてご連絡ください。
備考
競合製品取り扱い企業様の申込については、お断りする場合がありますので予めご了承ください。
個人およびフリーメールアドレスによるお申込み、また過去に同ウェビナーを受講されたことのある方のご参加はお断りしています。
受付締切 2024年10月29日(火)12:00

アジェンダ

  • FFPGA設計における非同期転送(CDC)現状
  • 非同期転送(CDC)問題の根源「メタステーブル」
  • 非同期転送(CDC)パスに対する対策
  • 非同期転送(CDC)回路の課題と解決策

 

 

こちらのウェビナーは
受付を終了しました