株式会社PALTEK > ニュースリリース > エッジコンピューティングなどの⾼速データ処理を実現する FPGA コンピューティングプラットフォーム M-KUBOS を受注開始

エッジコンピューティングなどの⾼速データ処理を実現する「M-KUBOS」を受注開始

2020 年 3 ⽉25 ⽇

エッジコンピューティングなどの⾼速データ処理を実現する FPGA コンピューティングプラットフォーム M-KUBOS を受注開始

〜 5G の超低遅延に不可⽋なMEC やディープラーニングなどでの⾼速化に貢献〜

ニュースリリース発表時の名称は「M-CUBE」でしたが、発表後「M-KUBOS」に名称が変更されました。

株式会社PALTEK（本社:横浜市港北区、代表取締役社⻑:⽮吹尚秀、証券コード:7587、以下 PALTEK）は、5Gの特⻑の⼀つである超低遅延を実現するために不可⽋なMEC※（Multi-Access Edge Computing）やAIの推論処理などの⾼速データ処理を実現する、FPGAコンピューティングプラットフォーム M-KUBOS の受注を開始します。これにより、PALTEKは5Gなどでのさまざまなソリューション構築に貢献することが可能になります。

5G時代に不可⽋なエッジコンピューティング

5Gにより提供される⼤容量、超低遅延、多数同時接続な通信インフラの活⽤により、従来クラウドで⾏われていた処理の⼀部を基地局の⼩規模なデータセンターで⾏うことで、⼯場制御、都市交通制御、電⼒制御などタイミングクリティカルな処理を効率的に実現することができます。このようなエッジコンピューティングの⽅式をMECと呼び、エッジ領域の⾼機能化による、個⼈情報のカプセル化、IoTのローカルな管理、クラウドへの情報輻輳を防ぐ事前処理などによるクラウドとのシームレスな連携や、情報管理が可能となります。たとえば病院施設でのAIによる病巣の診断補助、⼯場施設での⽣産効率向上のためのセンサデータ解析、スタジアムでの仮想現実（VR）などが考えられます。

MECの⾼速処理を可能にするマルチFPGAシステム FiC

現在、FPGAはアルゴリズムをハードウェアで実⾏する⾼速計算⽤加速器（アクセラレータ）として注⽬されています。慶応義塾⼤学理⼯学部教授の天野英晴⽒が中⼼となって提唱するマルチFPGAシステムFiC（Flow-in Cloud）は、価格性能⽐に優れた中規模FPGAを⾼速の双⽅リンクで複数本接続した⼤規模計算システムで、全体として巨⼤な回路を構成することができます。

システムの作動中に部分的に再編成を⾏う機能もあり、柔軟なアプリケーション変更や複数ユーザーによる使⽤にも対応しています。また、回線交換⽅式をとっているため、ディープラーニングのような同期が必要かつデータサイズが予測できるようなアプリケーションにも適しているシステムです。MECにFiCを活⽤することでエッジ側での⾼速処理を実現し、低消費電⼒で、準リアルタイム処理を⾏うことが可能となります。

FPGAコンピューティングプラットフォーム M-KUBOS

PALTEKが受注・販売するFPGAコンピューティングプラットフォーム M-KUBOSは、複数のM-KUBOSをつないで、単⼀のFPGAであるかのように扱うことができるFiCに適合しており、以下の特⻑により低コストかつ⾼性能なシステムを実現できます。

① 価格性能⽐に優れたAMD ザイリンクス社のSoCである Zynq® UltraScale+™ MPSoCを搭載（Zynq® UltraScale+™シリーズ最⼤のXCZU19を搭載）
② SAMTEC Firefly™ケーブルを使⽤することで⾼速双⽅向リンクが可能となり、超広帯域での基板間通信を実現
③ Arm®とFPGAの間が広帯域内部バスで接続されているため、システムパフォーマンスが向上

FPGAコンピューティングプラットフォームを活⽤することで、エッジコンピューティングの⾼速化のほか、4K/8Kなどのビデオ処理やスポーツイベント・ライブでの仮想現実/拡張現実（VR/AR）、AIによる病巣の診断補助、⼯場施設でのセンサデータ解析などのワークロードを⾼速化でき、システムコストおよび消費電⼒削減が可能になります。

また、ＰＡＬＴＥＫの⾃社開発製品であるImage CUBE 2やDATA BRICKとFireFly™で接続することができ、8K映像のデータ処理や8K映像を⽤いたAIプラットフォームとして活⽤することが可能です。

慶応義塾⼤学情報⼯学科教授⼯学博⼠天野英晴⽒からのコメント

「M-KUBOSは、ホストなしでFPGAボード同⼠を接続して簡単にスケールアップが可能で、C/C++などの⾼級⾔語で記述されたアクセラレータモジュールを複数のFPGAボードに簡単に実装できるように⼯夫されています。低電⼒かつタイミングクリティカルなジョブにも対応が可能で、将来のMEC（Multi-access Edge Computing）に最適な特徴を持っています。我々が開発したFiCボードに⽐べて、CPUとFPGAロジックが同⼀チップ上に組み込まれており、多様なインタフェースを持ち、ボード間の接続リンクも強⼒になっています。FiCはNEDO委託事業「⾼効率・⾼速処理を可能とするAIチップ・次世代コンピューティングの技術開発/省電⼒AIエンジンと異種エンジン統合クラウドによる⼈⼯知能プラットフォーム」での研究成果を活⽤したものであり、現在、JST,CREST「MEC⽤マルチノード統合システムの開発」JPMJCR19K1のテストベットとして研究が進められています。」

**M-KUBOSの製品スペック**
項目	仕様
搭載FPGA	XCZU19EG-2FFG1760
メモリ	PS：4GB DDR4-2400、PL：1x DDR4-2400 SODIMM ソケット
ストレージ	SATA (未実装)
I/O	QSFP28 (未実装)、4x GTY 4TX/4RX (max 28.125Gbps)、 4x GTH 8TX (max 16.3Gbps)、4x GTH 8TX (max 16.3Gbps)、 USB3.01、USB-UART1、1Gb Ether (RJ45)、DP1.2
拡張コネクタ	FMCコネクタ2(LPC,GTはアサインされていません）、PMOD2
switch/LED	基板上に搭載
電源	ATX
動作時温度	0~50℃
動作時湿度	20-80%（結露なきこと）
外形⼨法	MicroATXボードサイズ (243.8mm×243.8mm)

専⾨⽤語説明

MEC（Multi-Access Edge Computing）: MECは、エッジコンピューティングの規格としてETSI（欧州電気通信標準化機）が標準化を進めているもので、⼀定エリア内の通信処理の効率化を図る技術のことです。MECでは、データをクラウドに送信して処理するのではなく、ユーザーに近い場所（エッジ）でデータの収集と処理を⾏うため、遅延が減り、広帯域幅アプリケーションを準リアルタイムで実⾏できます。今後展開されるローカル5Gにおいても、個⼈情報のカプセル化、IoTによる情報のローカル管理などが可能となります。

AMD ザイリンクスの名称およびZynq、その他本プレスリリースに記載のブランド名は⽶国およびその他各国のAMD ザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。

株式会社 PALTEK について

PALTEKは、1982年の創業以来、⽇本のエレクトロニクスメーカーに対して国内外の半導体製品の販売のほか、ハードウェアやソフトウェアなどの設計受託サービスも提供し、お客様の製品開発のパートナーとして仕様検討から試作開発、量産までサポートしています。PALTEKは、「多様な存在との共⽣」という企業理念に基づき、お客様にとって最適なソリューションを提供することで、お客様の発展に貢献してまいります。
PALTEK に関する詳細は、https://www.paltek.co.jp をご覧ください。

■この件に関するお問い合わせは下記へお願いします。
１：ニュースリリースに関するお問い合わせ

株式会社PALTEK
担当者	広報担当柴崎由記
メールアドレス	pr@paltek.co.jp
所在地	神奈川県横浜市港北区新横浜 2-3-12 新横浜スクエアビル 6F
電話	045-477-2016

２：本製品に関するお問い合わせ

株式会社PALTEK
担当者	デザインサービス事業部
メールアドレス	info_pal@paltek.co.jp
所在地	神奈川県横浜市港北区新横浜2-3-12 新横浜スクエアビル 11F
電話	045-477-2009