TECHブログ

2025/01/10

クロックドリフトがVoIPの音声品質に与える影響と対策

VoIP（Voice over IP）は、インターネットプロトコルを使用して音声通信を行う技術として広く普及しています。この技術により、...

技術情報

クロック VoIP

2024/12/26

MRDIMMとは？次世代サーバの性能を飛躍的に向上させる最新メモリ技術！

本ブログでは、Micron社が2024年7月にサンプル出荷を開始したMRDIMMについて、その仕組みや性能、特徴を紹介します。 サーバの...

技術情報

Micron サーバ/ストレージ メモリ

2024/12/10

機能検証への機械学習適用についての考察（Design and Verification LANDSCAPE　2023-Vol3）

特別無償開催 目次 はじめに 機能検証フローにおける膨大なデータ 機械学習適用対象としての機能検証 機械学習適用が議論されている検証タス...

技術情報

FPGA 検証 設計 ModelSim

2024/12/10

IEEE 1800 - 2023 (SystemVerilog) 改善点ダイジェスト（Design and Verification LANDSCAPE　2023-Vol2）

特別無償開催 目次 はじめに Verilog / SystemVerilog標準化の歴史 P1800 2023 Working Grou...

技術情報

FPGA 検証 設計 ModelSim SystemVerilog

2024/12/10

RDC – リセットドメイン・クロッシングと呼ばれる新たな設計上の注意点とその検証（Design and Verification LANDSCAPE　2023-Vol1）

特別無償開催 目次 はじめに RDCメタスタビリティ発生のメカニズム RDCメタスタビリティの発生を抑止する対策 CDC同期化回路を兼ね...

技術情報

FPGA 検証 設計 ModelSim

2024/11/01

イーサネット技術の進化とギガビットイーサネットの仕組み

はじめに 皆さん、こんにちは。2024年現在、インターネットが一般に普及してからおよそ30年以上が経過しました。30年という期間が長いか...

技術情報

イーサネット MaxLinear

2024/10/30

Yocto ProjectによるLinuxの作成 Vol.2 ～Vivado™で設計したデザインを取り込む方法～

Petalinuxをお使いのみなさま、こんにちは。Yocto ProjectによるLinuxの作成方法の第2回目です。 今回は評価ボード...

技術情報

MPSoC 組み込みLinux FPGA Vivado

2024/10/18

コスト効率と長期供給を両立するAMD FPGAファミリ

高性能かつ柔軟性に優れたFPGA（Field-Programmable Gate Array）を採用する際、コスト効率の最適化と長期供給...

製品情報

FPGA 設計

2024/09/30

Vitis™ AI 3.5環境のKV260向けDPU実装手順のご紹介

皆さま、こんにちは。Vitis™ AI 3.5環境でKV260向けにDPUを実装したいけど、チュートリアルがない・・・ そんな経験をお持...

技術情報

AI FPGA 設計 Vitis Vitis AI

2024/09/24

PetaLinux®の起動時表示ログを短くする方法

このブログは「FPGA設計ブログ一覧」の6. 実機評価のひとつです。 目次 はじめに 使用ツール /proc/cmdlineを変更 - ...

技術情報

MPSoC FPGA 設計

2024/09/10

PetaLinux®のflashcp機能を使用したSDカードからQSPIへのBOOTファイル書き込み方法

このブログは「FPGA設計ブログ一覧」の5. プログラミング（FPGAへの書き込み）のひとつです。 目次 はじめに 使用ツール 書き込み...

技術情報

MPSoC FPGA 設計 Vivado

2024/08/30

ModelSim/QuestaSim SystemVerilogアサーションのすすめ

特別無償開催 ModelSim DE/QuestaSimではSystemVerilogアサーションが標準機能として使用可能です。標準機能...

技術情報

FPGA 検証 ModelSim アサーション QuestaSim SVA SystemVerilog

2024/08/27

SystemVerilogの基礎知識（検証編）【その５：typedef】

みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...

技術情報

FPGA 検証 設計 SystemVerilog

2024/08/23

無償化したAIモデル最適化ツール「Vitis™ AI Optimizer」を試してみた（検証編）

皆さまこんにちは！TEPPE-AIです！ 今回ご紹介するものは 『無償化したAIモデル最適化ツール「Vitis™ AI Optimize...

技術情報

AI FPGA Vitis Vitis AI

2024/08/20

AMD社Versal™適応型SoCの進化：最新機能と未来への展望

皆さん、こんにちは。 FPGAを用いた組み込み開発を行う方々にとって注目の製品であるAMD社の適応型SoC（System on Chip...

製品情報

AI FPGA Versal

2024/08/19

G.711 音声コーデックについて

みなさん、こんにちは。 今回はVoIPの音声コーデックの1つとして使用されている G.711について記載します。 目次 G.711とは ...

技術情報

VoIP

2024/08/02

FPGA置き換え時のデバイス変更で困らないコーディングノウハウ

こんにちは。本ブログは、弊社が開催している「FPGA置き換えソリューショウェビナー」に関する内容をベースに執筆しており、「デバイス変更の...

技術情報

FPGA Vivado Questa Lint Quartus

2024/07/26

SystemVerilogの基礎知識（検証編）【その４：Package】

みなさん、こんにちは。 SystemVerilogは、「記述の簡略化」、「その簡略化によって防げる記述ミス」、「解析にかかる時間削減」な...

技術情報

FPGA 検証 設計 SystemVerilog

2024/07/03

AC701を用いた4CH_GTPサンプルデザインの作成と実機動作確認

皆さん、こんにちは。 本ブログでは、AMD社Artix-7の評価キットAC701 GTP Bank216用7 Series FPGAs ...

技術情報

FPGA 設計 Vivado

2024/07/01

ModelSim/QuestaSim コードカバレッジのすすめ

特別無償開催 ModelSim/QuestaSimではコードカバレッジが標準機能として装備され、追加費用なしで使用することができます。今...

技術情報

FPGA 検証 ModelSim QuestaSim