Versal
新しい順 | 古い順
Yocto ProjectによるLinuxの作成 Vol.1
【FPGAを用いた組み込み開発者必見】AMD社Versal™ 適応型SoCとは？
【Versal™ACAP】PCIe Link Debug②【Vivado® ML 2021.2】
【Versal™ACAP】PCIe Link Debug【Vivado® ML 2021.2】
【Vivado® ML 2022.1】をインストールしてVCK190 評価キットのプロジェクトを作成してみた
【Versal™ACAP】I2C Example Design Clock切り替え編 Part2【Vivado® ML 2021.2】
【Versal™ACAP】I2C Example Design Clock切り替え編 Part1【Vivado® ML 2021.2】
【Versal™ACAP】HDMI Example Design【Vivado® ML 2021.2】
【Versal™ACAP】I2C Example Design【Vivado® ML 2021.1】
【Versal™ACAP】MIPI Example Design【Vivado® ML 2021.1】
【Versal™ACAP】Targeted Reference Design Build 2021.1版
【Versal™ACAP】機能紹介 NoC Simulation編 part2
【Versal™ACAP】機能紹介 NoC Simulation編
【Versal™ACAP】機能紹介 NoC編(2)
【Versal™ ACAP】機能紹介 NoC編
【Vivado® ML Edition 2021.1】を使ってVCK190 評価キットのプロジェクトを作成してみた
【Versal ACAP】 Versal™ AI コア シリーズ VCK190 評価キットを動かしてみた【紹介動画付き】
最近の記事
タグ
- FPGA (231)
- 設計 (163)
- 検証 (78)
- Vivado (72)
- 受付終了 (47)
- 半導体 (44)
- ModelSim (41)
- AI (40)
- メモリ (26)
- Micron (26)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (15)
- SSD (14)
- 電源 (12)
- サーバ/ストレージ (12)
- SystemVerilog (11)
- アナログ回路 (10)
- Nexperia (9)
- IoT (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- アサーション (6)
- 受付中 (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- マイコン (3)
- Microchip (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- CDC (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)