Versal
新しい順 | 古い順
【Versal™ACAP】PCIe Link Debug②【Vivado® ML 2021.2】
【Versal™ACAP】PCIe Link Debug【Vivado® ML 2021.2】
【Vivado® ML 2022.1】をインストールしてVCK190 評価キットのプロジェクトを作成してみた
【Versal™ACAP】I2C Example Design Clock切り替え編 Part2【Vivado® ML 2021.2】
【Versal™ACAP】I2C Example Design Clock切り替え編 Part1【Vivado® ML 2021.2】
【Versal™ACAP】HDMI Example Design【Vivado® ML 2021.2】
【Versal™ACAP】I2C Example Design【Vivado® ML 2021.1】
【Versal™ACAP】MIPI Example Design【Vivado® ML 2021.1】
【Versal™ACAP】Targeted Reference Design Build 2021.1版
【Versal™ACAP】機能紹介 NoC Simulation編 part2
【Versal™ACAP】機能紹介 NoC Simulation編
【Versal™ACAP】機能紹介 NoC編(2)
【Versal™ ACAP】機能紹介 NoC編
【Vivado® ML Edition 2021.1】を使ってVCK190 評価キットのプロジェクトを作成してみた
【Versal ACAP】 Versal™ AI コア シリーズ VCK190 評価キットを動かしてみた【紹介動画付き】
最近の記事
タグ
- FPGA (188)
- 設計 (124)
- Vivado (66)
- 検証 (63)
- ModelSim (45)
- 半導体 (37)
- 受付終了 (34)
- AI (28)
- Micron (25)
- メモリ (24)
- モデルベース開発 (20)
- Vitis (17)
- Versal (16)
- Simulink (16)
- MPSoC (16)
- Vitis AI (14)
- SSD (14)
- アナログ回路 (9)
- 電源 (9)
- Nexperia (9)
- 受付中 (8)
- GPU (8)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- MPS (6)
- アサーション (5)
- So-One (5)
- 映像伝送 (4)
- クロック (4)
- VoIP (4)
- SiTime (4)
- Microchip (3)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- プライベートネットワーク (2)
- イーサネット (1)
- CPUボード (1)
- PCIe (1)
- sXGP (1)
- シリアル通信 (1)