Xilinx社Zynq® UltraScale+™ MPSoCに複数のDPUコアを実装し各々のDPUコア上で異なるVitis™ AI Model Zooを動かしてみた

Vivado®2020.2 MPSoCプロジェクト修復の一例

【1/27開催】マネジメント向け特別ウェビナー FPGA開発プロセスの曲がり角～組織として対応能力をどう成熟させるか～

【新人ブログ ミンガラバー】VHDL初級編　part.4　 ～階層設計～

【ModelSim®使用方法】結果波形の比較方法