株式会社PALTEK > セミナー/イベント

セミナー/イベント

ＰＡＬＴＥＫでは、初心者様から上級者様まで、様々なレベルやジャンルの技術セミナーや技術トレーニングをご用意しております。
是非とも日々の設計にお役立てください。皆様のお申し込みをお待ちしております。

メーカー/パートナー企業セミナー

AMDトレーニングコース

AMDトレーニングコースは、AMDと、同社認定トレーニングプロバイダーの株式会社エッチ・ディー・ラボ（新横浜／大阪）にて開催しております。全てのトレーニングは、最新の技術を習得したAMD社認定トレーナーにより提供されます。

詳細はこちら

PALTEKセミナー（申込受付中）

セミナー一覧へ

過去開催セミナー

過去開催セミナー一覧へ

セミナー/イベントについての
お問い合わせ

セミナー/イベントについてのお問い合わせ

03-5479-7021

株式会社PALTEK セミナー受付窓口

セミナー/イベント

メーカー/パートナー企業セミナー

AMDトレーニングコース

PALTEKセミナー（申込受付中）

【1/29開催・無料】今すぐ始められるFPGA設計資産再利用化の策 6選

【2/4開催・無料】AMD社FPGA コスト重視ファミリーと長期供給ソリューション紹介ウェビナー

【2/5開催・無料】Questa Base紹介ウェビナー～デバッグ機能が充実したQuestaエントリーモデル～

【2/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー

【2/18開催・無料】V2X（Vehicle to X）通信技術解説ウェビナー＜前編＞～未来を拓く事業イノベーション創出～

【2/19開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～

【2/25開催・無料】AXI検証自動化ソリューション紹介ウェビナー～AXIバスの課題を永続的に解決する検証環境／ノウハウをご提供～

【2/26AM開催・無料】知っていると楽しい半導体設計の世界＜後編＞〜半導体設計者のためのRTL設計の歴史と進化〜

【2/26PM開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～

【3/3開催・無料】FPGA設計への生成AI活用の第一歩～生成AIと等価性検証ツールを用いたRTLリファクタリング/VHDL－Verilog変換～

【3/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述～Verilog_SystemVerilog編～

【3/5開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー③～コードカバレッジ編～

【3/12開催＊保守中ユーザー様限定＊】アサーションベース検証実践ウェビナー

過去開催セミナー

【1/27開催・無料】仕様書がない／RTLや回路図しか存在しない場合の置き換えサービス紹介ウェビナー

【1/21開催・無料】RTLコーディングマナー～RTL設計初心者に贈るコーディングマナー集～

【1/15開催・無料】オペアンプで楽しく学べるアナログ・シンセサイザー～オペアンプで簡単デザイン／アナログ回路が楽しみながら学べる～

【1/14開催・無料】コードカバレッジ機能活用のすすめウェビナー

【1/8開催・無料】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー

【12/23開催・無料】ダイジェスト版「AIはFPGA設計できるか？2025」～FPGA設計への生成AI活用：この１年間の進化～

【12/18PM開催・無料】「FPGA設計非同期転送（CDC）問題の原因と解決策」ウェビナー～再現性が低い／対策が極めて困難な不具合原因～

【12/18AM開催・無料】AMD x86 Embedded CPU 最新ロードマップウェビナー～Advantech社様登壇！次世代組込みシステム開発の最前線～

セミナー/イベントについての
お問い合わせ

メーカー/パートナー企業 セミナー

AMDトレーニングコース

PALTEKセミナー（申込受付中）

【1/29開催・無料】今すぐ始められるFPGA設計資産再利用化の策 6選

【2/4開催・無料】AMD社FPGA コスト重視ファミリーと長期供給ソリューション紹介ウェビナー

【2/5開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～

【2/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー

【2/18開催・無料】V2X（Vehicle to X）通信技術解説ウェビナー ＜前編＞ ～未来を拓く事業イノベーション創出～

【2/19開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～

【2/25開催・無料】AXI検証自動化ソリューション紹介ウェビナー ～AXIバスの課題を永続的に解決する検証環境／ノウハウをご提供～

【2/26AM開催・無料】知っていると楽しい半導体設計の世界＜後編＞〜半導体設計者のためのRTL設計の歴史と進化〜

【2/26PM開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～

【3/3開催・無料】FPGA設計への生成AI活用の第一歩 ～生成AIと等価性検証ツールを用いたRTLリファクタリング/VHDL－Verilog変換～

【3/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～

【3/5開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー③～コードカバレッジ編～

【3/12開催＊保守中ユーザー様限定＊】アサーションベース検証実践ウェビナー

過去開催セミナー

【1/27開催・無料】仕様書がない／RTLや回路図しか存在しない場合の置き換えサービス紹介ウェビナー

【1/21開催・無料】RTLコーディングマナー～RTL設計初心者に贈るコーディングマナー集～

【1/15開催・無料】オペアンプで楽しく学べるアナログ・シンセサイザー ～オペアンプで簡単デザイン／アナログ回路が楽しみながら学べる～

【1/14開催・無料】コードカバレッジ機能活用のすすめ ウェビナー

【1/8開催・無料】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー

【12/23開催・無料】ダイジェスト版 「AIはFPGA設計できるか？2025」～FPGA設計への生成AI活用：この１年間の進化～

【12/18PM開催・無料】「FPGA設計 非同期転送（CDC）問題の原因と解決策」ウェビナー ～再現性が低い／対策が極めて困難な不具合原因～

【12/18AM開催・無料】AMD x86 Embedded CPU 最新ロードマップウェビナー ～Advantech社様登壇！次世代組込みシステム開発の最前線～

セミナー/イベントについてのお問い合わせ

メーカー/パートナー企業セミナー

【2/5開催・無料】Questa Base紹介ウェビナー～デバッグ機能が充実したQuestaエントリーモデル～

【2/18開催・無料】V2X（Vehicle to X）通信技術解説ウェビナー＜前編＞～未来を拓く事業イノベーション創出～

【2/25開催・無料】AXI検証自動化ソリューション紹介ウェビナー～AXIバスの課題を永続的に解決する検証環境／ノウハウをご提供～

【3/3開催・無料】FPGA設計への生成AI活用の第一歩～生成AIと等価性検証ツールを用いたRTLリファクタリング/VHDL－Verilog変換～

【3/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述～Verilog_SystemVerilog編～

【1/15開催・無料】オペアンプで楽しく学べるアナログ・シンセサイザー～オペアンプで簡単デザイン／アナログ回路が楽しみながら学べる～

【1/14開催・無料】コードカバレッジ機能活用のすすめウェビナー

【12/23開催・無料】ダイジェスト版「AIはFPGA設計できるか？2025」～FPGA設計への生成AI活用：この１年間の進化～

【12/18PM開催・無料】「FPGA設計非同期転送（CDC）問題の原因と解決策」ウェビナー～再現性が低い／対策が極めて困難な不具合原因～

【12/18AM開催・無料】AMD x86 Embedded CPU 最新ロードマップウェビナー～Advantech社様登壇！次世代組込みシステム開発の最前線～

セミナー/イベントについての
お問い合わせ