FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
有償ウェビナー
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
- LSIの高機能化にともない、多くの設計で複数のクロックドメインが存在する ようになりました。 また、IPなどを活用した場合、知らず知らずのうちに 非同期設計となっていることもあります。 非同期の問題はRTLシミュレーション では発見が困難なため、設計段階でのケアが必要となります。
当ウェビナーではこの非同期（CDC）回路の問題点をあらためて認識するとともに、 当問題を回避するための対処方法を学習頂けます。 是非ご活用ください。
ウェビナー概要
| 開催日時 | 直近での開催は予定しておりませんが、 下記のウェビナー案内に登録いただくことで、次回開催時にご案内いたします。 |
|---|---|
| 講師 | CMエンジニアリング株式会社 |
| 受講費用 | 税込価格：27,500円
|
| お支払い方法 |
|
| 受講対象 | LSI(ASIC/FPGA)設計者 |
| 参加者特典 | 参加者全員に同期化回路IPのサンプル（VHDL版/ Verilog版）をご提供 |
| 開催方法 | ウェビナー形式（チャット機能によりリアルタイムで質疑応答可能です。） ウェビナーツール「Zoom」を利用します。 |
| 受講方法 | お振込確認後、開催前日までにお申込いただいた方へウェビナー入場用のURLを別途メールにてお知らせいたします。 メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問合せフォームにてご連絡ください。 |
| キャンセルポリシー | キャンセルご希望の場合、 開催日前々日までにご連絡ください。 なお、ご入金後のキャンセルはお受けできませんので予めご了承ください。 |
| 備考 |
|
| 受付締切 | ― |
| 振込期限 | ― |
アジェンダ
- 非同期設計の問題点
(1)非同期回路の定義
(2)メタ・ステーブルの問題
(3)リコンバージェンスによる問題
(4)データの取りこぼし問題 - 非同期回路の設計
(1)着眼点
(2)同期化回路の挿入
(3)同期化回路IP化 - 非同期回路の検証
(1)着眼点
(2)構造的チェック
(3)機能的チェック
(4)フォーマル検証ツール使用例 - 非同期設計・検証の文書化
(1)着眼点
(2)機能仕様書
(3)検証仕様書
こちらのセミナーは
受付を終了しました
以下フォームに回答いただきますと
次回開催ウェビナーのご案内をお送りいたします。
フォームが表示されるまでしばらくお待ち下さい。
恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。
