技術情報
新しい順 | 古い順
MRDIMMとは?次世代サーバの性能を飛躍的に向上させる最新メモリ技術!
機能検証への機械学習適用についての考察(Design and Verification LANDSCAPE 2023-Vol3)
IEEE 1800 - 2023 (SystemVerilog) 改善点ダイジェスト(Design and Verification LANDSCAPE 2023-Vol2)
RDC – リセットドメイン・クロッシングと呼ばれる新たな設計上の注意点とその検証(Design and Verification LANDSCAPE 2023-Vol1)
イーサネット技術の進化とギガビットイーサネットの仕組み
Yocto ProjectによるLinuxの作成 Vol.2 ~Vivado™で設計したデザインを取り込む方法~
Vitis™ AI 3.5環境のKV260向けDPU実装手順のご紹介
PetaLinux®の起動時表示ログを短くする方法
PetaLinux®のflashcp機能を使用したSDカードからQSPIへのBOOTファイル書き込み方法
ModelSim/QuestaSim SystemVerilogアサーションのすすめ
SystemVerilogの基礎知識(検証編)【その5:typedef】
無償化したAIモデル最適化ツール「Vitis™ AI Optimizer」を試してみた(検証編)
G.711 音声コーデックについて
FPGA置き換え時のデバイス変更で困らないコーディングノウハウ
SystemVerilogの基礎知識(検証編)【その4:Package】
AC701を用いた4CH_GTPサンプルデザインの作成と実機動作確認
ModelSim/QuestaSim コードカバレッジのすすめ
無償化したAIモデル最適化ツール「Vitis™ AI Optimizer」を試してみた(準備編)
Yocto ProjectによるLinuxの作成 Vol.1
最近の記事
-
クロックドリフトがVoIPの音声品質に与える影響と対策
-
MRDIMMとは?次世代サーバの性能を飛躍的に向上させる最新メモリ技術!
-
機能検証への機械学習適用についての考察(Design and Verification LANDSCAPE 2023-Vol3)
-
IEEE 1800 - 2023 (SystemVerilog) 改善点ダイジェスト(Design and Verification LANDSCAPE 2023-Vol2)
-
RDC – リセットドメイン・クロッシングと呼ばれる新たな設計上の注意点とその検証(Design and Verification LANDSCAPE 2023-Vol1)
タグ
- FPGA (208)
- 設計 (135)
- 検証 (71)
- Vivado (69)
- ModelSim (40)
- 半導体 (39)
- AI (37)
- 受付終了 (33)
- メモリ (25)
- Micron (25)
- Vitis (21)
- モデルベース開発 (20)
- MPSoC (20)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- SSD (13)
- サーバ/ストレージ (11)
- 電源 (10)
- SystemVerilog (10)
- アナログ回路 (9)
- Nexperia (9)
- IoT (8)
- GPU (8)
- 5G (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 受付中 (6)
- クロック (6)
- QuestaSim (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- アサーション (4)
- Microchip (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- sXGP (2)
- プライベートネットワーク (2)
- 組み込みLinux (2)
- MaxLinear (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)
- シリアル通信 (1)