AI
新しい順 | 古い順
【なぜFPGAでAI実装しない？】皆の誤解を解いて真実を知れば簡単実装できます
Vitis™ AI 3.5環境のKV260向けDPU実装手順のご紹介
無償化したAIモデル最適化ツール「Vitis™ AI Optimizer」を試してみた（検証編）
AMD社Versal™適応型SoCの進化：最新機能と未来への展望
無償化したAIモデル最適化ツール「Vitis™ AI Optimizer」を試してみた（準備編）
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<実装編>
Vitis™ AIを用いたPyTorchモデルの実装フローをYOLOX用いてご紹介！<準備編>
【12/23開催・無料】ダイジェスト版 「AIはFPGA設計できるか？2025」～FPGA設計への生成AI活用：この１年間の進化～
Kria™ SOM評価ボードを使ったユーザーデザイン実装の一例紹介（Ubuntu Base）
【FPGAを用いた組み込み開発者必見】AMD社Versal™ 適応型SoCとは？
評価だけでは終わらせるな！AMD社Kria™ SOMを活用したエッジAI開発設計
Vitis™ AI 3.5がリリース！Optimizerが無償提供？！アップデート内容をご紹介！
【思わぬ落とし穴も？！】Kria™ K26 SOMおよびスターターキットの起動から操作可能になるまでの流れを紹介！
Vitis™ AI 3.0がリリース！YOLOv5にも対応！アップデート内容をご紹介！
Vitis™ AIを用いて、オープンソースのYOLOをKria™ KV260上で動かしてみた
【9/11開催・無料】AIはFPGA設計できるか？2025 ～FPGA設計への生成AI活用：この１年間の進化～
【7/25AM開催・無料ウェビナー】AMD Embedded+搭載マザーボードが切り拓く次世代エッジプラットフォーム
【7/11開催・無料ウェビナー】RISC-V最前線：RISC-VデザインセンターとC2RTL高位設計メソドロジーによるRISC-Vアクセラレータ開発
【6/11開催・参加無料】PALTEK Tech Day 2025
最近の記事
タグ
- FPGA (231)
- 設計 (163)
- 検証 (78)
- Vivado (72)
- 受付終了 (47)
- 半導体 (44)
- ModelSim (41)
- AI (40)
- メモリ (26)
- Micron (26)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (15)
- SSD (14)
- 電源 (12)
- サーバ/ストレージ (12)
- SystemVerilog (11)
- アナログ回路 (10)
- Nexperia (9)
- IoT (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- アサーション (6)
- 受付中 (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- マイコン (3)
- Microchip (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- CDC (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)