受付終了
受付終了セミナー
新しい順 | 古い順
【1/15開催】FPGA設計におけるリビジョン管理システムの活用
【12/19開催】今すぐ始められるFPGA設計資産再利用化の策 6選
【12/18開催】書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術 〜FPGAの品質を左右する全集中の記述にはツールが不可欠〜「Questa Lint紹介ウェビナー」
【12/12開催＊保守中ユーザー様限定＊】Questa Base / Coreトレーニングウェビナー ～新デバッグ機能Visualizer編～
【12/5 PM開催＊保守中ユーザー様限定＊】ModelSimウェビナー～コードカバレッジ編～
【12/5 AM開催＊保守中ユーザー様限定＊】ModelSimウェビナー～一連の操作を学ぶ入門編～
【12/4開催】部品の製造中止にともなう改版設計のポイント ～3つの不具合原因と2つの対策～
【11/20開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
【11/13開催】回路設計者が知って得する目視検図の課題とツールでの効率化 入門編
【11/7開催＊保守中ユーザー様限定＊】Questa Base / Coreトレーニングウェビナー ～新デバッグ機能Visualizer編～
【11/1開催】プライベートネットワークの新提案！ローカル5GとsXGPの共存デモ＆エッジAIによる画像解析ソリューション
【10/30開催】「FPGA設計 非同期転送（CDC）問題の原因と解決策」ウェビナー ～再現性が低い／対策が極めて困難な不具合原因～
【10/23開催】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
【10/16開催】「AXIバス徹底解説ウェビナー」～AXIバストラブル撲滅へ3つのキーワードを伝授～
【10/3開催】「オートフロアプラン」によるQoR改善と成功事例
【9/27開催】イベントベースビジョンセンサー（EVS）の概要と特徴
【9/20開催】ローカル5GとsXGPの併用 ハイブリットなプライベートネットワーク構築 実演デモセミナー
【9/18開催】「FPGA設計をリユース／リデュース／リサイクル」 ～HDL Designer 紹介ウェビナー～
【9/11開催＊保守中ユーザー様限定＊】Questa Base / Coreトレーニングウェビナー ～新デバッグ機能Visualizer編～
最近の記事
-
クロックドリフトがVoIPの音声品質に与える影響と対策
-
MRDIMMとは？次世代サーバの性能を飛躍的に向上させる最新メモリ技術！
-
機能検証への機械学習適用についての考察（Design and Verification LANDSCAPE 2023-Vol3）
-
IEEE 1800 - 2023 (SystemVerilog) 改善点ダイジェスト（Design and Verification LANDSCAPE 2023-Vol2）
-
RDC – リセットドメイン・クロッシングと呼ばれる新たな設計上の注意点とその検証（Design and Verification LANDSCAPE 2023-Vol1）
タグ
- FPGA (208)
- 設計 (135)
- 検証 (71)
- Vivado (69)
- ModelSim (40)
- 半導体 (39)
- AI (37)
- 受付終了 (33)
- メモリ (25)
- Micron (25)
- Vitis (21)
- モデルベース開発 (20)
- MPSoC (20)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- SSD (13)
- サーバ/ストレージ (11)
- 電源 (10)
- SystemVerilog (10)
- アナログ回路 (9)
- Nexperia (9)
- IoT (8)
- GPU (8)
- 5G (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 受付中 (6)
- クロック (6)
- QuestaSim (6)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- アサーション (4)
- Microchip (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- sXGP (2)
- プライベートネットワーク (2)
- 組み込みLinux (2)
- MaxLinear (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)
- シリアル通信 (1)