【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
企業様向けプライベートウェビナー
FPGA非同期設計ウェビナー
- LSIの高機能化にともない、多くの設計で複数のクロックドメインが存在する ようになりました。 また、IPなどを活用した場合、知らず知らずのうちに 非同期設計となっていることもあります。 非同期の問題はRTLシミュレーション では発見が困難なため、設計段階でのケアが必要となります。
これら非同期設計の問題点の理解や検証時のポイントについては組織全体で共通認識を持つことが重要です。
通常個人単位での受講となっている「FPGA非同期設計ウェビナー」ですが、部署／会社単位でのプライベート開催も可能です。
ぜひご活用ください。
ウェビナー概要
| 所要時間 | 140分 |
|---|---|
| 講師 | CMエンジニアリング株式会社 |
| 費用 | 定額費用：275,000円（税込）（10名まで） ※11名以上は別途相談 |
| お支払い方法 | 別途相談 |
| 受講対象 | LSI(ASIC/FPGA)設計者 |
| 参加者特典 | 参加者全員に同期化回路IPのサンプル（VHDL版/ Verilog版）をご提供 |
| 開催方法 | ウェビナー形式（チャット機能によりリアルタイムで質疑応答可能です。） ウェビナーツール「Zoom」を利用します。 |
| 備考 | 個人様でのお申込はお断りしております。 |
アジェンダ
・非同期設計の問題点
- (1) 非同期回路の定義
- (2) メタ・ステーブルの問題
- (3) リコンバージェンスによる問題
- (4) データの取りこぼし問題
・非同期回路の設計
- (1) 着眼点
- (2) 同期化回路の挿入
- (3) 同期化回路IP化
・非同期回路の検証
- (1) 着眼点
- (2) 構造的チェック
- (3) 機能的チェック
- (4) フォーマル検証ツール使用例
・非同期設計・検証の文書化
- (1) 着眼点
- (2) 機能仕様書
- (3) 検証仕様書
ウェビナーお申込みはこちらから
フォームが表示されるまでしばらくお待ち下さい。
恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。
