1. 株式会社PALTEK
  2. TECHブログ
  3. セミナー
  4. 【2/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー

TECHブログ

【2/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー

【2/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
ウェビナー

HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか?
設計プロジェクトの工数の多くをデバッグ時間が占めると言われており、この時間をいかに短縮するかが開発期間(TAT:Turn Around Time)の短縮に直結します。

本ウェビナーでは、弊社で取り扱っているQuestaSim(Base / Core / One Sim)に新たに実装されたVisualizerデバッガーの強力な機能を活用した、実践的で効率的なデバッグ手法をご紹介いたします。
従来の手法を超えた、より高度なデバッグテクニックを習得していただけます。

アジェンダ

  • デバッグ効率が求められる背景
  • 波形ビューアの隠れた便利機能
  • メッセージ機能を活用した直接的なデバッグ
  • 仮想信号による期待値比較
  • ゴールデンデータとの一括比較と解析
  • 信号トレース機能による直感的デバッグ
  • ソースファイルレスなステートマシン解析

ウェビナー概要

開催日時 2026年2月12日(木)13:30~14:45
受講費用 無料
会議室などで複数名での受講をご希望される方は、人数分のお申込みが必要となります。
受講対象 ・FPGA設計者、テストエンジニア
・FPGAプロジェクトマネージャー
開催方法 ウェビナー形式(チャット機能によりリアルタイムで質疑応答可能です。)
ウェビナーツール「Zoom」を利用します。
参加方法 開催前日までにお申込みいただいた方へは、ウェビナー入場用のURLを別途メールにてお知らせいたします。
メールが届かない場合は、迷惑メールフォルダをご確認いただくか、お問い合わせフォームよりご連絡ください。
備考
競合製品取り扱い企業様のお申込みについては、お断りする場合がありますので予めご了承ください。
個人およびフリーメールアドレスによるお申込みはお断りしています。
受付締切 2026年2月11日(水)12:00

ウェビナー視聴お申込みはこちらから

フォームが表示されるまでしばらくお待ち下さい。

恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。