Xilinx/ザイリンクス

SpecInsight-NEO
(モジュール間結線生成ツール)

効果

  • 面倒で単純ミスが発生しやすいモジュール間接続作成から解放されます

機能

  • 入出力端子表(図1)と接続情報からモジュール間接続RTL(図2)を自動生成します
  • RTL記述言語は、Verilog または VHDL から選択可能です
図1. 入出力端子表の例
図1. 入出力端子表の例
図2. RTL出力例
図2. RTL出力例

特徴

  • 入出力端子表、接続情報はExcelファイルで作成可能です
  • お客様のフォーマットをそのまま使用することもできます
  • ビット幅の不一致や入出力定義の不整合をチェックできます
SpecInsight-NEO モジュール間結線自動生成

YouTube動画はChromeまたはFirefoxでご覧ください。

YouTube動画はChromeまたはFirefoxでご覧ください。

SpecInsight-NEO実行手順

以下の3ステップで、RTLを自動生成することができます。

  1. 1.Excelフォーマットで入出力端子を定義
    1. 1-1.モジュールレベルの入出力端子を定義
    2. 1-2.TOPレベルの入出力端子の定義と端子の接続先情報を定義
  2. 2.SpecInsightにてデザインルールチェックを実行
    1. 2-1.ビット幅の不一致、入出力定義の不整合、接続先の未検出などをチェック
  3. 3.SpecInsightでRTL自動生成を実行
    1. 3-1.生成するRTLの言語(Verilog or VHDL)を選択し、自動生成を実行
SpecInsight-NEO実行手順

資料ダウンロード

Xilinxのことなら
PALTEKにご相談ください!

XilinxのことならPALTEKにご相談ください!

Xilinx製品のお問い合わせ

045-477-2001

株式会社PALTEK FPGAソリューション ビジネスユニット
Xilinx製品サポート窓口