Xilinx/ザイリンクス

SpecInsight-TEX

SpecInsight-TEX(テストベンチ生成ツール) /CMエンジニアリング社

効果

  • テストベンチに不慣れな人でも簡単にシミュレーションを実行できます
  • 設計の初期段階で簡単にシミュレーションによる動作確認ができます

機能

  • 仕様書用に作成したタイミングチャートから、テストベンチの入力情報を生成します
  • 複数のタイミングチャートを組み合わせて検証シナリオを作成でき、テストベンチと 一緒に出力できます(図1)
  • テストベンチ記述言語は、Verilog または VHDL から選択可能です

図1  タイミングチャートとテストベンチ出力例 

特徴

  • タイミングチャートがあれば、簡単な操作でテストベンチを作成できます (タイミングチャートエディタが含まれます)
  • RTLとテストベンチは入出力端子表から自動で接続します
  • SpecInsight-ACEで生成したアサーションも簡単に取り込めます

 

SpecInsight タイミングチャート作成 (5分42秒)

SpecInsight-TEX テストベンチ生成(4分57秒)

資料ダウンロード (SpecInsightシリーズ共通)

Xilinxのことなら
PALTEKにご相談ください!

XilinxのことならPALTEKにご相談ください!

Xilinx製品のお問い合わせ

045-477-2001

株式会社PALTEK FPGAソリューション ビジネスユニット
Xilinx製品サポート窓口