AMD社製品セミナー・トレーニングはAMD、または株式会社エッチ・ディー・ラボ社での開催になります。
SoC技術者のためのARM社認定アーキテクチャトレーニングはArmトレーニングパートナーとしてArm社より認定を受けているイーソル株式会社での開催になります。
AMD トレーニングコースは、AMDと、同社認定トレーニングプロバイダーの株式会社エッチ・ディー・ラボ(新横浜/大阪)にて開催しております。全てのトレーニングは、最新の技術を習得したAMD社認定トレーナーにより提供されます。
トレーニングでは、お客様の設計技術力の向上、開発する上での疑問点の解消、そして学んだことがすぐに開発現場で活かせるよう、コミュニケーションを大事にしながら、講義および演習サポートが実施されています。
AMD トレーニングコースは、TC(トレーニングクレジット)、現金、TC+現金でのお支払いが可能です。
※TC数が不足する場合、現金との併用でお支払いが可能です。
⇒4TC、8TCのコースの場合:1TC当たり13,475円(税込、現金利用によるHDLAB社特別価格)
⇒12TCのコースの場合 :不足1TC当たり11,000円(税込、現金利用によるアドバンスドコース特別価格)
カテゴリ | トレーニング名 | 開催日 | 申込締切日 |
---|---|---|---|
言語 | [Verilog] XILINX/Vivadoツールを使ったRTL設計初級 | 4/9(水)-10(木) 5/29(木)-30(金) |
3/31 5/20 |
[VHDL] XILINX/Vivadoツールを使ったRTL設計初級 | 6/26(木)-27(金) | 6/17 | |
FPGA向けRTL設計スタイルガイドセミナー | 4/24(木)-25(金) | 4/15 | |
Designing with SystemVerilog | オンデマンド | 随時 | |
検証 | Verification with SystemVerilog | オンデマンド 6/19(木)-20(金) |
随時 6/10 |
カテゴリ | トレーニング名 | 開催日 | 申込締切日 |
---|---|---|---|
デバイス | 7 シリーズ FPGA デザイン | 休止中 | - |
UltraScale アーキテクチャ FPGA デザイン | 休止中 | - | |
IP | PCI Express デザイン | オンデマンド 5/22(木)-23(金) |
随時 5/13 |
Vivado初級 | Vivado Design Suite ツールフロー | 現在受付中のコースはありません | - |
Vivado Design Suiteを使用したArtix-7 FPGA設計・開発入門 | 4/8(火) | 3/28 | |
Vivado Design SuiteでのFPGA設計導入 | オンデマンド 6/19(木)-20(金) |
随時 6/10 |
|
Vivado Design Suite でのタイミング制約と解析 | 5/20(火) | 5/9 | |
Vivado Design Suite でのタイミング クロージャ | 5/22(木) | 5/13 | |
Vivado ロジック解析を使用したデバッグ 基礎編 | 6/24(火) | 6/13 | |
Vivado中級 | Vivado Design Suite でのUltraFast設計手法 | 4/22(火) | 4/11 |
Vivado Design Suite でのインプリメント手法 | 4/24(木) | 4/15 | |
タイミングクロージャテクニックPart1 | 6/9(月) | 5/29 | |
タイミングクロージャテクニックPart2 | 6/10(火) | 5/30 | |
デザイン クロージャ テクニック | 6/5(木) | 5/27 | |
IP インテグレーターツールによる設計 | 6/11(水) | 6/2 | |
Vivado ロジック解析を使用したデバッグ テクニック | 現在受付中のコースはありません | - | |
Vivado Design Suite でのパーシャルリコンフィギュレーション | 4/10(木) | 4/1 |
カテゴリ | トレーニング名 | 開催日 | 申込締切日 |
---|---|---|---|
エンベデッド入門 | ARTYを使用したMicroBlaze開発入門 | 4/9(水) | 3/31 |
Zynq 7000 SoC | Zynq SoC システムアーキテクチャ | 4/17(木)-18(金) | 4/8 |
Zynq SoC エンベデッドシステム開発 | 5/29(木)-30(金) | 5/20 | |
Vitis Embedded入門 | Migrating to the Vitis Unified IDE | 6/3(火) | 5/23 |
Embedded Systems Software Design Basic | 6/4(水)-5(木) | 5/26 | |
Embedded Systems Software Design OS | 6/6(金) | 5/28 | |
PetaLinuxツールを使用したエンベデッド デザイン | 6/12(木)-13(金) | 6/3 | |
Vitis Unified Software Platform |
Vitis HLSを使った高位合成 | オンデマンド 4/15(火)-16(水) |
随時 4/4 |
Vitis Model Composer | 6/10(火)-11(水) | 5/30 | |
VITISアクセラレーション開発 | 現在受付中のコースはありません | - | |
VitisAIプラットフォーム | 6/26(木)-27(金) | 6/17 |
カテゴリ | トレーニング名 | 開催日 | 申込締切日 |
---|---|---|---|
MPSoC | Zynq UltraScale+ MPSoC システムアーキテクチャ | オンデマンド 4/24(木)-25(金) |
随時 4/15 |
Zynq UltraScale+ MPSoC ハードウェアデザイン | 5/20(火)-21(水) | 5/9 | |
Zynq UltraScale+ MPSoC Boot and Platform Management | 現在受付中のコースはありません | - | |
OS and Hypervisors in Adaptive SoCs | 現在受付中のコースはありません | - | |
Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション | オンデマンド | 随時 | |
Kria SoM | Kria KV260 入門 | 5/20(火) | 5/9 |
Kria KV260 Vision AI | オンデマンド 5/27(火)-28(水) |
随時 5/16 |
カテゴリ | トレーニング名 | 開催日 | 申込締切日 |
---|---|---|---|
Quick Start | Versal Adaptive SoC: Quick Start | オンデマンド 6/25(水) |
随時 6/16 |
Versal AI Engine: Quick Start | 現在受付中のコースはありません | - | |
Versal Adaptive SoC Workshop【講義と演習】 | 現在受付中のコースはありません | - | |
Versal Adaptive SoC Workshop【演習のみ】 | 現在受付中のコースはありません | - | |
Versal | Versal Adaptive SoC:アーキテクチャ | 現在受付中のコースはありません | - |
Versal Adaptive SoC:デザインメソドロジー | 現在受付中のコースはありません | - | |
Versal Adaptive SoC:ネットワーク オン チップ | 現在受付中のコースはありません | - | |
Embedded Heterogeneous Design | 5/13(火)-14(水) | 4/30 | |
AI Engine | Versal AI Engine 1: アーキテクチャとデザインフロー | 現在受付中のコースはありません | - |
Versal AI Engine 2: AI エンジンカーネルを使ったグラフプログラミング | 現在受付中のコースはありません | - | |
Versal AI Engine 3: Kernel Programming and Optimization | 現在受付中のコースはありません | - |
カテゴリ | トレーニング名 | 開催日 | 申込締切日 |
---|---|---|---|
Zynq SoC エンベデッドシステムソフトウェア開発 | 休止中 | - | |
Vivado Design Suite での大規模デザインの設計手法 | 休止中 | - | |
Spartan®-6 FPGAのマイグレーション | 休止中 | - | |
7 シリーズ FPGA デザイン | 休止中 | - | |
UltraScale アーキテクチャ FPGA デザイン | 休止中 | - | |
アドバンスドエンベデッドシステムハードウェア開発 | 休止中 | - | |
アドバンスドエンベデッドシステムソフトウェア開発 | 休止中 | - | |
高速メモリインターフェイスデザイン | 休止中 | - | |
マルチギガビットシリアルI/Oを使用した設計 | 休止中 | - |