Questa Base – 次世代機能検証へのエントリー

次世代機能検証プラットフォームへのエントリーモデル

Questa BaseはQuesta機能検証プラットフォームの中核をなすQuestaSimのエントリーモデルです。言語混在シミュレーションに加えてアサーション言語としてSVA/PSLを使用することができます。特にModelSimユーザーが次世代のシミュレーションエンジンと革新的なデバッグ機能を搭載した環境に移行するのに最適なソリューションです。Questa Baseでは、Questa機能検証プラットフォームに共通なVisualizerデバッグ機能を使って効率よくデバッグを進めることができます。

Questa 詳細へ

主な利点

容易なコマンド操作とファイル管理

Questa BaseではQuestaSimファミリーに共通のQrunコマンドによるフローがサポートされています。これによりコンパイルや実行スクリプトが従来に比べて大幅に簡易化されます。VHDLやVerilog/SystemVerilogに応じたコンパイル、階層関係などを意識しなくても、簡単にフローを実行することができます。スクリプト記述量が削減される分、誤った記述も発生しにくくなります。

完全なオフラインデバッグ

FPGA検証プロセスにおいて、デバッグは50%もの時間が費やされています。デバッグにはインタラクティブデバッグとオフラインデバッグがありますが、インタラクティブデバッグではシミュレーションライセンスを消費します。そこでシミュレーション後にシミュレーションライセンスを消費することなく充分なデバッグを行うためには、オフラインデバッグの完全性が必要になります。Questa Baseはシミュレーションスピードに影響を与えることなくデバッグ情報をダンプできるため、それに続くVisualizerによるデバッグでも効率良いデバッグができます。解放されたライセンスにより次のシミュレーションが実行でき、効率よくシミュレーションとデバッグのフローを進めることができます。

ModelSim

Questa Base / Visualizer

Visualizerの多彩な機能の中でも特に直感的なデバッグ機能がバイオメトリクス検索です。例えば “top.dutA1.state[2:0]” が取るステートがSTATE7からSTATE0へと遷移するタイミングを、すべての波形情報の中から検索し、指定した色で表示することができます。

QuestaSim 標準の採用

Questa BaseではQuesta Core、Questa Primeを含むQuestaSimファミリーにおける標準が採用されています。その中にはCheck Pointのセーブとリストアや、32bit/64bit間の相互互換性、VHDL - Verilog/SystemVerilogの言語混在シミュレーション、Cデバッグなどが含まれ、Questa Baseに標準として備わっています。QuestaSimのエントリーモデルですが、単体シミュレーションの性能よりも重要なターンアラウンドタイムとしての生産性、フローとしての生産性、デバッグを含むプロセスとしての生産性を上げるのに優れた機能が搭載されています。

シーメンス EDAのことなら
PALTEKにご相談ください！

シーメンス EDA製品の
お問い合わせ

03-5479-7025

株式会社PALTEK デザインサービス事業部
シーメンス EDA製品サポート窓口