Siemens EDA/シーメンス EDA

ModelSim 業界標準の
デスクトップ機能検証ツール

ModelSimは、FPGA開発で最も多く採用されているデファクトスタンダードのHDLシミュレータです。

ModelSimコマンドオプション一覧表の
ダウンロードはこちら

ModelSim DE

概要

• 統合された多言語シミュレーションエンジンにより、リグレッション・スイートにおける最も高いスループットを実現.
• SystemVerilog（設計構文／アサーション構文）、Verilog、VHDL、SystemCをネイティブにサポート
• デバッグにおけるコーズ解析により、多言語環境でもバグの根源までトレース可能な高速デバッグを実現
• カバレッジクロージャを達成する高度なコードカバレッジとその解析機能
• プロジェクト通期にわたる膨大なカバレッジを統合し、進捗を見極め、プロジェクトの意思決定をサポートする統合型カバレッジデータベースおよびHTMLレポート
• 対話型の優れたデバッグ環境と共通化されたバッチシミュレーション後のデバッグ環境
• SVAおよびPSLをサポートし、アサーションの先進のデバッガとビューワを装備したアサーションベース検証手法

ModelSim DEのデータシートはこちら

特徴

言語混在シミュレーション

ModelSimはSystemVerilogの設計構文およびアサーション、Verilog、VHDL、SystemC、PSLといった言語をネイティブにサポートしています。どのような言語混在の設計に対しても優れたシミュレーション性能を実現し、高度なコードカバレッジとデバッグ機能が使用可能です。ModelSimの使いやすさと統合デバッグ／シミュレーション環境は、今日のFPGA設計者に対して、高機能と高い生産性を提供します。

SystemVerilogの詳細はこちら

高度なコードカバレッジン

アサーションベース検証

インテリジェントなデバッグ環境

ModelSimのデバッグ環境は、あらゆる言語において、テストデータ、設計データ、コードカバレッジ、アサーションのすべてを効率的に表示し直感的に操作できる環境を提供しています。デバッグや解析はシミュレーション中にリアルタイムで行うことも、またバッチシミュレーション後に保存された結果に対しても実行することが可能です。

ソースコード表示、オブジェクト表示、波形表示などすべてのウィンドウ間においてハイパーリンクによるナビゲーションが可能で、あらゆる角度からデバッグ／解析を進めることができます。ウィンドウ操作は非常に直感的で、本来のデバッグ／解析作業に集中することができます。またデータフロー表示は、バグの原因特定にも威力を発揮します。

ModelSim PE新規販売終了

概要

• 統合された多言語シミュレーションエンジンにより、リグレッション・スイートにおける最も高いスループットを実現
• SystemVerilog（設計構文）、Verilog、VHDL、SystemCをネイティブにサポート、先端の設計環境を効果的に検証
• デバッグにおけるコーズ解析により、多言語環境でもバグの根源までトレース可能な高速デバッグを実現
• カバレッジクロージャを達成する高度なコードカバレッジとその解析機能
• プロジェクト通期にわたる膨大なカバレッジを統合し、進捗を見極め、プロジェクトの意思決定をサポートする統合型カバレッジデータベースおよびHTMLレポート
• 対話型の優れたデバッグ環境と共通化されたバッチシミュレーション後のデバッグ環境

※ ModelSim PEは ModelSim DEと同じカーネルを使用し、同じシミュレーション性能を提供しますが、PSL/SVAなどのアサーション機能を使用することはできません。また64ビットOSには対応していません。

お客様の用途に合わせた設計環境が選択可能です

ASIC / IC / FPGA 設計業界において、ModelSim/Questaは幅広く活用され多くの実績がございます。​
また、多くのエディション/グレードが存在し、お客様の用途に合わせ柔軟な選択が可能です。

ModelSim/Questa エディション比較表へ

 

関連ウェビナー