Questa Base/Core/Prime
高性能FPGAシミュレーション＆
検証ソリューション

統合された言語混在シミュレーションエンジン

• Verilog、SystemVerilog、VHDL、SystemC（オプション）をネイティブサポート
• 受賞歴のあるシングルカーネル・シミュレータ（SKS）技術により、異なる言語の設計を透過的に混在実行
• Qrunコマンドによる高性能な実行環境

高度なコードカバレッジ

• ステートメント、エクスプレッション、条件、トグル、FSMのカバレッジをサポート
• HDLソースからの自動メトリクス導出
• UCDBによる一元管理と分析機能でプロジェクト推進を効率化

Visualizerデバッグ環境

• デザインとテストベンチの統合的な可視化
• オブジェクト、波形、データフローなどの相互連携表示
• 直感的なバイオメトリクス検索機能
• 充実したオフラインデバッグ機能によるライセンスの効率的な活用

アサーションベース検証（ABV）

• SystemVerilog Assertions（SVA）とProperty Specification Language（PSL）をネイティブサポート
• 設計品質の向上と効率的なデバッグを実現
• バグの根本原因をより早期に特定可能

優れた操作性

• バッチ実行による実行内容の統一/再現/自動イタレーションを容易に実現
• すべてのデバッグ機能からのコードへのリンクと編集
• 自動更新される連携表示機能

高度な最適化技術

• グローバルなコンパイルとシミュレーション最適化
• 業界をリードする性能とキャパシティ
• 独自の事前最適化と再利用機能による高速ターンアラウンド

柔軟な検証環境

• バッチモードとインタラクティブモードの両対応
• 複雑な検証フローを容易に管理
• プラットフォーム非依存のコンパイル機能

デバッグ時間を50%削減

Wilson Research Groupの調査によると、FPGA検証プロセスの約50%がデバッグに費やされています。Questa Baseは最先端のVisualizerデバッグ環境により、この時間を大幅に削減します。デザインとテストベンチをオブジェクト、波形、データフローなど様々な視点から同時に確認でき、バグの根本原因をスピーディに特定できます。

複数言語の混在環境をシームレスに実現

• Verilog、SystemVerilog、VHDL、SystemC（オプション）をネイティブサポート
• 受賞歴のあるシングルカーネル・シミュレータ（SKS）技術で言語間の壁を解消
• すべての言語組み合わせをQrunコマンド一つで高性能実行

検証品質の向上と重複テストの排除

• コードカバレッジによる検証範囲の可視化
• UCDBによる一元管理で重複テストを特定
• カバレッジ分析でプロジェクトの進捗状況を正確に把握