株式会社PALTEK > 半導体事業 > 取扱メーカー > Siemens EDA/シーメンス EDA > ModelSim/Questa エディション比較表

Siemens EDA/シーメンス EDA

ModelSim/Questa

エディション比較表

関連セミナー(検証)

関連ブログ(検証)

ASIC / IC / FPGA 設計業界において、ModelSim/Questaは幅広く活用され多くの実績がございます。
また、多くのエディション/グレードが存在しお客様の用途に合わせ柔軟な選択が可能です。

ご注意:ツールのバージョンアップ等で仕様が変更される場合もございますのでご注意ください。

ModelSimコマンドオプション一覧表の
ダウンロードはこちら

エディション比較表

左右にスクロールしてご覧ください
  ModelSim FPGA Starter Edition 新規販売終了

ModelSim PE
ModelSim DE Questa Base Questa Core Questa Prime
シミュレーション速度 最も低速 中速 中速 高速 超高速 超高速
パフォーマンス
(デザインにより数値は変わります)
1 ・330%(Starter Edition比)
・FPGA Editionに比べ~2.5倍高速
QuestaCoreの
25%
・1100~3300%(Starter Edition比)
・ModelSimPE/DEに比べ最大3~10倍高速
Windows10 32bit ×
Windows10 64bit ×
(32bitで動作)
×
(32bitで動作)
RedHat Linux 32bit × ×
RedHat Linux 64bit ×
(32bitで動作)
× ×
(32bitで動作)
利用制限事項 10,000行制限あり
32bitのメモリ空間制限
32bitのメモリ空間制限 Linux版のみ32bitのメモリ空間制限 64bit版のみ 無し 無し
オプティマイズ機能 ※注1 × × ×
(QuestaCoreの
25%)
Visualizer GUI ※注2 × × ×
Visualizer Advanced ※注3 × × × × ×
ゲートライブラリ対応 Intel ライブラリのみ 制約無し 制約無し 制約無し 制約無し 制約無し
VHDL/Verilog混言語在サポート 有り 有り
(オプション)
有り
(オプション)
有り 有り
(オプション)
有り
ライセンス形態 無償 有償
Node lock/Floating
有償
Node lock/Floating
有償
Floating
有償
Floating
有償
Floating
GUIライセンス独立 ※注4 × ×
主なデバッグ機能 波形表示 波形表示、波形比較、コードカバレッジ ModelSimPEに加えアサーション検証 ModelSimDEに加え回路図表示など ModelSimDEに加え回路図表示など QuestaCoreに加えSystem Verilogランダム検証、機能カバレッジなど

※注1:オプティマイズ機能はシミュレーションを高速に実行する機能です。
※注2:Visualizer GUIは波形ダンプ高速化を含めより高機能なデバッグ環境となります。
※注3:Visualizer Advanced はUVMデバッグやタイムコーン機能などより多くのデバッグ機能を含みます。
※注4:GUIライセンス独立とは1ライセンスでバッチシミュレーション実行中にGUI波形ウインドで波形確認が行えるライセンス形態です。

TECHブログ(検証)

「Design and Verification LANDSCAPE」シリーズの技術情報をメールでお知らせします。
ご登録はこちらをクリック!

シーメンスEDA ご契約者様向けサービス

弊社経由で ModelSim/Questa Core/Questa Prime の保守/タームライセンス契約をいただいているお客様には、無償でウェビナーや技術資料をご提供しています。
詳しくは 「シーメンスEDAご契約者様向けサービス」 をご覧ください。

ウェビナー

Questa/ ModelSimトレーニングウェビナー

いずれも3か月に1~2回開催

  • ModelSimウェビナー  一連の操作を学ぶ入門編 
  • ModelSimウェビナー  Vivado®との連携使用 解説編 
  • ModelSimウェビナー  アドバンスドデバッグ編 
  • ModelSimウェビナー  コードカバレッジ編
  • Questa Core  オプティマイズによる高速化テクニック編(今後提供予定)

技術知識ウェビナー

3‐4カ月に1回開催

  • アサーションベース検証実践ウェビナー
  • 初心者のためのテストベンチ記述
    • Verilog_SystemVerilog編
    • VHDL編

Questa Core/ Primeトレーニングウェビナー

個別開催

  • SystemVerilogでのランダムシミュレーションの記述方法/Questa Prime活用方法

技術資料

  • ModelSim ユーザーガイド
  • コードカバレッジユーザーガイド
  • ModelSim Tips集
  • Vivado/ModelSim共用IEEE-1735 Ver.2暗号化手順書

シーメンス EDAのことなら
PALTEKにご相談ください!

シーメンス EDAのことならPALTEKにご相談ください!

シーメンス EDA製品の
お問い合わせ

03-5479-7025

株式会社PALTEK デザインサービス事業部
シーメンス EDA製品サポート窓口