FPGA
新しい順 | 古い順
Vitis™ AI 3.5がリリース!Optimizerが無償提供?!アップデート内容をご紹介!
【ModelSim®使用方法】ModelSim®単独で使用する場合のVivado® IPライブラリの特定と設定方法
【思わぬ落とし穴も?!】Kria™ K26 SOMおよびスターターキットの起動から操作可能になるまでの流れを紹介!
Zynq® UltraScale+™ MPSoC PetaLinux® FSBL起動時のQSPI CLOCKの変更方法
PetaLinux® FSBLを変更する方法
FPGAの検証に対するテストベンチの考察(Design and Verification LANDSCAPE 2022-Vol2)
PetaLinux® U-bootを変更する方法
【FPGAテストベンチ/検証ノウハウ】シミュレーション豆知識 ~ 文字表示で視認性を高めてみる ~
【FPGAテストベンチ/検証ノウハウ】シミュレーション豆知識 ~ 任意の信号をバス信号にしてみる ~
【FPGAテストベンチ/検証ノウハウ】シミュレーション豆知識 ~ 波形をアナログ表示にしてみる ~
【Vivado®で使用するXDCファイルの基本的な記述例】第5回 XDCファイルの基本的な記述について
Vitis™ AI 3.0がリリース!YOLOv5にも対応!アップデート内容をご紹介!
【5/22開催】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー
【5/23開催*保守中ユーザー様限定*】ModelSimウェビナー ~ 一連の操作を学ぶ入門編 ~
【5/29開催*保守中ユーザー様限定*】初心者のためのテストベンチ記述 ~Verilog_SystemVerilog編~
【5/30開催*保守中ユーザー様限定*】初心者のためのテストベンチ記述 ~VHDL編~
Vitis™ AIを用いて、オープンソースのYOLOをKria™ KV260上で動かしてみた
【6/5開催】FPGA設計品質を低下させる 「いきなりHDLコーディング」~共に考える設計意識改革~
【6/6開催*保守中ユーザー様限定*】ModelSimウェビナー ~ バッチ実行編 ~
最近の記事
タグ
- FPGA (199)
- 設計 (126)
- 検証 (75)
- Vivado (67)
- ModelSim (52)
- 半導体 (38)
- 受付終了 (31)
- AI (29)
- メモリ (24)
- Micron (24)
- モデルベース開発 (20)
- Vitis (18)
- 受付中 (17)
- Versal (16)
- Simulink (16)
- MPSoC (16)
- Vitis AI (15)
- SSD (13)
- アナログ回路 (9)
- 電源 (9)
- Nexperia (9)
- GPU (8)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- MPS (6)
- アサーション (5)
- So-One (5)
- 映像伝送 (4)
- クロック (4)
- VoIP (4)
- SiTime (4)
- Microchip (3)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- プライベートネットワーク (2)
- イーサネット (1)
- CPUボード (1)
- PCIe (1)
- sXGP (1)
- シリアル通信 (1)
- サーバ/ストレージ (1)