【6/5開催】FPGA設計品質を低下させる 「いきなりHDLコーディング」~共に考える設計意識改革~
ウェビナー
本セミナーはFPGA設計/検証手法の詳細を述べるものではありません(※)。
弊社が長年の経験から得たHDL設計やプロジェクトに関する様々な疑問を取り上げ、改善案を提案するセミナーです。またお客様からお聞かせいただいた数多くの課題や失敗例などを共有しながら、今後のFPGAプロジェクトの成功に向けて必要な意識、視点、考え方について共に考えていきたいと思います。
今回のウェビナーが、明るいFPGA設計への道筋を考えるきっかけとなれば幸いです。
(※)今回はコーディング術についての内容は含まれておりませんが、皆さまのお声をお聞かせいただきながら2024年秋頃に「良いコーディング/悪いコーディング」といったコーディング術についてのウェビナーを開催できれば考えています。
ウェビナー概要
開催日時 | 2024年6月5日(水)13:30~14:45 |
---|---|
受講費用 | 無償 |
受講対象 |
|
開催方法 | ウェビナー形式(チャット機能によりリアルタイムで質疑応答可能です。) ウェビナーツール「Zoom」を利用します。 |
参加方法 | 開催前日までにお申込いただいた方へウェビナー入場用のURLを別途メールにてお知らせいたします。 メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問合せフォームにてご連絡ください。 |
備考 |
|
受付締切 | 2024年6月4日(火)12:00まで |
アジェンダ
- HDLコーディングに関すること
- HDL検証に関すること
- 設計プロジェクトに関すること
- 組織や会社に関すること ~共に考える未来の設計意識改革~
こちらのウェビナーは
受付を終了しました