1. 株式会社PALTEK
  2. TECHブログ
  3. セミナー
  4. 【2/7開催*保守中ユーザー様限定*】Questa Base / Coreウェビナー ~新デバッグ機能Visualizer編~

TECHブログ

【2/7開催*保守中ユーザー様限定*】Questa Base / Coreウェビナー ~新デバッグ機能Visualizer編~

【2/7開催*保守中ユーザー様限定*】Questa Base / Coreウェビナー ~新デバッグ機能Visualizer編~

ウェビナー

Questa Base および Questa Coreではバージョン2023.2より既存のデバッグ機能に加え、新たにVisualizerというデバッグ機能が追加されました。本ウェビナーではこのVisualizerとともに、新しく実装された高速化(最適化)技術も含めて、その使用方法を解説します。

アジェンダ

  • Visualizerが実装された理由・背景
  • 新たな最適化機能とQFD (Questa Fast Dumping) フロー
    • - 実行フロー
    • - 波形ダンプ指定
    • - Visualizerの起動
    • - 信号リストの指定
  • Visualizerを使用したデバッグ
    • - 波形ウィンドウの使い方
    • - 波形ウィンドウでのサーチ機能
    • - 仮想信号によるデバッグ
    • - 回路図/ステートマシン生成
    • - 全ファイルサーチ
コース

ウェビナー概要

開催日時 2024年2月7日(水) 13:30~14:25
受講費用 無償
会議室などで複数名での受講をご希望される方は、人数分のお申し込みが必要となります。
受講対象
HDL( VHDL またはVerilog)設計の基礎知識がある方
ModelSim/QuestaをPALTEK経由で保守更新中の部署、会社の方
開催方法 ウェビナー形式(チャット機能によりリアルタイムで質疑応答可能です。)
ウェビナーツール「Zoom」を利用します。
参加方法 開催前日までにお申込いただいた方へウェビナー入場用のURLを別途メールにてお知らせいたします。
メールが届かない方は、迷惑メールフォルダをご確認いただくか、お問合せフォームにてご連絡ください。
備考
競合製品取り扱い企業様の申込については、お断りする場合がありますので予めご了承ください。
個人およびフリーメールアドレスによるお申込み、また過去に同ウェビナーを受講されたことのある方のご参加はお断りしています。
受付締切 2024年2月6日(火)12:00

 

 

こちらのウェビナーは
受付を終了しました