高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
この記事でわかること RTL機能検証の負荷を低減する高位設計・高位検証の考え方 ACデータタイプを活用しＣレベルでビット精度のHW検証を...
【8/20開催・無料】AMD社Zynq適応型SoCの真価 ～実際の使用例とその可能性～
ウェビナー このウェビナーで学べること AMD FPGAの最新製品およびZynq適応型SoCの概要 Zynq適応型SoCを活用した画像処...
Vivado® ML Editionで表示されるメッセージについて 【第2回】
今回は、前回ブログの続きで、Vivado® ML Editionで表示されるメッセージについて記載します。 Vivado® ML Edi...
【8/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～VHDL編～
ウェビナー 「Verilog_SystemVerilog編」開催後、多くの方々からご要望をいただき、「初心者のためのテストベンチ記述 ～...
【7/30開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
【7/23開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
【7/22開催・無料】RTLコーディングマナー～RTL設計初心者に贈るコーディングマナー集～
ウェビナー 主にRTL設計初心者を対象とし、RTL記述の際のコーディングマナーを解説します。マナーですので、守らなくても、動くコードは書...
【7/16開催・無料】IoT向け電源回路の新たなアプローチ ウェビナー
ウェビナー IoTは多くの産業・社会で期待されてきましたが、当初の期待ほどには普及が進んでいません。 センサ性能、通信方式、クラウド活用...
【7/14PM開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか？設計プロジェクトの工...
【7/14AM開催・無料】はじめてのFPGA開発 ～全体像と選定のポイントをやさしく解説～
ウェビナー 今回は「結局FPGAってなんなの？ ～初学者のための第一歩～」の続きとなるウェビナーを開催いたします。 6月18日開催の「結...
【7/9開催・無料】EMC対策設計ウェビナーシリーズ 第2回「波形整合を理解し、EMC対策の実践力を養う」
ウェビナー EMC対策設計ウェビナーシリーズ第2回は、「波形整合を理解し、EMC対策の実践力を養う」をテーマにお届けします。 本ウェビナ...
【7/8開催・無料】RS-485・CANの課題を解決 ～10BASE-T1Sが実現する次世代産業ネットワーク～
ウェビナー RS-485、CANなどしか選択肢がなかった時代に設計されたシステムが、今なお産業機器の現場を支えています。 一方で、センサ...
【7/2開催・無料】FIFO設計を通して学ぶFPGA設計の勘所 第2回 非同期FIFOに挑戦
ウェビナー FIFOは構成要素を理解し組み合わせることで、簡単に実現できるとともに、有用な設計要素といえます。 第１回では、書き込み側と...
【6/26開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
ウェビナー Questa BaseはQuestaシミュレータのエントリーモデルであり、販売が終了しているModelSim の後継となる論...
【6/23開催・無料】FIFO設計を通して学ぶFPGA設計の勘所 第1回
ウェビナー マイコンのEOL通知を受けた時、多くの方が代替マイコンへの置き換えを検討されると思います。 RTL（Verilog/VHDL...
【6/23開催】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー
ウェビナー FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー 関連TECHブログ これまでにいろいろな視点でFPGA設...
【6/18開催・無料ウェビナー】結局FPGAってなんなの？ ～初学者のための第一歩～
ウェビナー よくある「FPGAとは」は、“Field Programmable Gate Arrayの略で、LUTが……”といった内容が...
【6/16開催・無料】「FPGA設計をリユース／リデュース／リサイクル」 ～HDL Designer 紹介ウェビナー～
ウェビナー 残されているドキュメントが少ない／全く無い 設計資産がRTLのみ 可読性の低いRTL 設計資産の不具合が取り切れていない 設...
【5/26開催・無料】PCB電源設計マスターへの道 〜基礎編～ ウェビナー
ウェビナー 電源設計は経験依存になりやすく、若手や経験の浅い設計者にとってハードルの高い領域です。 特に、 「周辺部品の定数をどれくらい...
【5/21開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
最近の記事
タグ
- FPGA (267)
- 設計 (204)
- 検証 (108)
- Vivado (80)
- 受付終了 (74)
- ModelSim (52)
- 半導体 (45)
- AI (40)
- メモリ (33)
- QuestaSim (31)
- Micron (30)
- MPSoC (29)
- Vitis (24)
- Versal (21)
- モデルベース開発 (20)
- Vitis AI (20)
- 電源 (19)
- SystemVerilog (18)
- アナログ回路 (17)
- Simulink (16)
- SSD (15)
- サーバ/ストレージ (13)
- IoT (10)
- 受付中 (10)
- アサーション (9)
- GPU (9)
- Nexperia (9)
- PetaLinux (8)
- 5G (7)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (5)
- So-One (5)
- SiTime (5)
- 組み込みLinux (5)
- Verilog (5)
- 【シリーズ】VHDL初級編 (5)
- 映像伝送 (4)
- Questa Lint (4)
- CDC (4)
- 【シリーズ】Yocto ProjectによるLinuxの作成 (4)
- イーサネット (3)
- マイコン (3)
- PCIe (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- MaxLinear (3)
- カメラ (2)