2021年07月
最近の記事
-
Zynq™ UltraScale+™ MPSoC リモートアップデートについて
-
【7/10開催・無料】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー
-
【7/11開催・無料ウェビナー】RISC-V最前線：RISC-VデザインセンターとC2RTL高位設計メソドロジーによるRISC-Vアクセラレータ開発
-
設計と検証に関する生成AI / LLM活用の議論（Design and Verification LANDSCAPE 2024-Vol2）
-
SystemVerilogにおけるレースコンディション（Design and Verification LANDSCAPE 2024-Vol1）
タグ
- FPGA (227)
- 設計 (156)
- 検証 (80)
- Vivado (71)
- AI (41)
- ModelSim (40)
- 受付終了 (40)
- 半導体 (39)
- メモリ (25)
- Micron (25)
- MPSoC (24)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (15)
- SSD (13)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- 受付中 (10)
- Nexperia (9)
- GPU (8)
- IoT (7)
- アナログ回路 (7)
- アサーション (7)
- VoIP (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 電源 (4)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)
- SVA (1)