セミナー
新しい順 | 古い順
【1/8開催・無料】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー
【1/14開催・無料】コードカバレッジ機能活用のすすめ ウェビナー
【1/15開催・無料】オペアンプで楽しく学べるアナログ・シンセサイザー ～オペアンプで簡単デザイン／アナログ回路が楽しみながら学べる～
【1/21開催・無料】RTLコーディングマナー～RTL設計初心者に贈るコーディングマナー集～
【1/27開催・無料】仕様書がない／RTLや回路図しか存在しない場合の置き換えサービス紹介ウェビナー
【1/29開催・無料】今すぐ始められるFPGA設計資産再利用化の策 6選
【2/5開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【12/18PM開催・無料】「FPGA設計 非同期転送（CDC）問題の原因と解決策」ウェビナー ～再現性が低い／対策が極めて困難な不具合原因～
【12/18AM開催・無料】AMD x86 Embedded CPU 最新ロードマップウェビナー ～Advantech社様登壇！次世代組込みシステム開発の最前線～
【12/17開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
【12/10開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
【12/3開催・無料】放射線に強い回路をどう作る？Precision HiRel活用事例の紹介
【11/26開催・無料】「Questa Lint紹介ウェビナー」～書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術～
【11/19開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
【11/14PM開催・無料】AMD x86 Embedded CPU 最新ロードマップウェビナー ～DFI社様登壇！次世代組込みシステム開発の最前線～
最近の記事
タグ
- FPGA (236)
- 設計 (169)
- 検証 (81)
- Vivado (72)
- 受付終了 (48)
- 半導体 (43)
- ModelSim (43)
- AI (40)
- メモリ (26)
- Micron (26)
- MPSoC (24)
- Vitis (22)
- Vitis AI (20)
- モデルベース開発 (19)
- Versal (18)
- Simulink (16)
- QuestaSim (16)
- SSD (14)
- 電源 (12)
- サーバ/ストレージ (12)
- SystemVerilog (11)
- アナログ回路 (10)
- Nexperia (9)
- 受付中 (8)
- GPU (8)
- IoT (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- アサーション (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- マイコン (3)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- CDC (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)