PALTEK

ホーム > 取扱製品一覧 > Mentor Graphics/メンター・グラフィックス  > 製品情報 >  ModelSim
製品情報 一覧へ戻る

ModelSim – 業界標準のデスクトップ機能検証ツール

ModelSimは、FPGA開発で最も多く採用されているデファクトスタンダードのHDLシミュレータです。

ModelSim はFPGA開発で最も多く採用されているデファクトスタンダードのHDLシミュレータで、VHDL、Verilog、SystemVerilog設計記述の混在設計をシングルカーネルでシミュレーションします。PSL/SVAアサーションを使用するとバグの発生時間とバグの発生箇所を容易に特定できます。またソースコード、波形、プロセス表示機能とそのクロスハイライト連携によりデバッグ効率が格段に向上します。またコードカバレッジを用いてテストの網羅性を測定し定量化できるため、シミュレーシの抜け、漏れを防ぐことができます。 ModelSimは標準規格を厳格にサポートしており、どのような設計フローにも開発プロセスにも、容易に取り込むことが可能です。

ModelSim DE

概要

  • 統合された多言語シミュレーションエンジンにより、リグレッション・スイートにおける最も高いスループットを実現
  • SystemVerilog(設計構文/アサーション構文)、Verilog、VHDL、SystemCをネイティブにサポート
  • デバッグにおけるコーズ解析により、多言語環境でもバグの根源までトレース可能な高速デバッグを実現
  • カバレッジクロージャを達成する高度なコードカバレッジとその解析機能
  • プロジェクト通期にわたる膨大なカバレッジを統合し、進捗を見極め、プロジェクトの意思決定をサポートする統合型カバレッジデータベースおよびHTMLレポート
  • 対話型の優れたデバッグ環境と共通化されたバッチシミュレーション後のデバッグ環境
  • SVAおよびPSLをサポートし、アサーションの先進のデバッガとビューワを装備したアサーションベース検証手法

ModelSim DEのデータシートはこちらからダウンロードできます。

特徴

言語混在シミュレーション
ModelSimはSystemVerilogの設計構文およびアサーション、Verilog、VHDL、SystemC、PSLといった言語をネイティブにサポートしています。どのような言語混在の設計に対しても優れたシミュレーション性能を実現し、高度なコードカバレッジとデバッグ機能が使用可能です。ModelSimの使いやすさと統合デバッグ/シミュレーション環境は、今日のFPGA設計者に対して、高機能と高い生産性を提供します。

SystemVerilogの詳細はこちらを参照してください。

高度なコードカバレッジ

ModelSimでは高度なコードカバレッジ機能と使い勝手の良さにより、ツールライセンス、時間、設計者、計算機といった貴重な検証リソースをより有効に活用できます。コードカバレッジは体系立てられた検証を実現するのに重要なメトリクスを提供します。測定されたカバレッジはすべて、UCDB(Unified Coverage DataBase)と呼ばれる非常に効率の高いデータベースに収集され、一元化されます。カバレッジのマージやテストランキングなどの解析ユーティリティが備わっており、テスト開発に向けた意思決定が可能です。カバレッジ結果は、各シミュレーション後にインタラクティブに表示することも、複数シミュレーション結果のマージ後をHTML表示することもできます。

ModelSimでは、ステートメントカバレッジ、ブランチカバレッジ、コンディションカバレッジ、エクスプレッションカバレッジ、フォーカスエクスプレッションカバレッジ、トグルカバレッジ、ステートマシン(FSM)カバレッジをサポートしており、これらをUCDBで一元管理することが可能です。

コードカバレッジの詳細はこちらを参照してください。

アサーションベース検証

アサーションを使用することで、設計内部で発生する振舞いに対する可視性を上げることができます。これによりバグを特定するまでの時間、バグの修正およびバグが修正されたことを確認するまでの時間を短縮することができます。またアサーションを追加することで、波形を目視確認する作業を自動化することができます。追加されたアサーションは設計とともに再利用することができ、プロジェクトチームや組織として検証の生産性を向上させることができます。

ModelSimでは、SVAやPSL、OVLといったアサーション言語やライブラリをネイティブにサポートしています。記述されたアサーションに指示されたメッセージを表示するだけでなく、パス/フェイルしたアサーションのリスト表示、波形表示が可能です。またサイクルが進むに連れ発生/消滅するスレッドを分かりやすく表示するATV(Assertion Thread Viewer)が搭載されており、アサーションそのもののデバッグや、ローカル変数を使用したアサーションのスレッド解析に有効です。

アサーションベース検証の詳細はこちらを参照してください。

 
インテリジェントなデバッグ環境

ModelSimのデバッグ環境は、あらゆる言語において、テストデータ、設計データ、コードカバレッジ、アサーションのすべてを効率的に表示し直感的に操作できる環境を提供しています。デバッグや解析はシミュレーション中にリアルタイムで行うことも、またバッチシミュレーション後に保存された結果に対しても実行することが可能です。

ソースコード表示、オブジェクト表示、波形表示などすべてのウィンドウ間においてハイパーリンクによるナビゲーションが可能で、あらゆる角度からデバッグ/解析を進めることができます。ウィンドウ操作は非常に直感的で、本来のデバッグ/解析作業に集中することができます。またデータフロー表示は、バグの原因特定にも威力を発揮します。

ModelSim PE

概要

  • 統合された多言語シミュレーションエンジンにより、リグレッション・スイートにおける最も高いスループットを実現
  • SystemVerilog(設計構文)、Verilog、VHDL、SystemCをネイティブにサポート、先端の設計環境を効果的に検証
  • デバッグにおけるコーズ解析により、多言語環境でもバグの根源までトレース可能な高速デバッグを実現
  • カバレッジクロージャを達成する高度なコードカバレッジとその解析機能
  • プロジェクト通期にわたる膨大なカバレッジを統合し、進捗を見極め、プロジェクトの意思決定をサポートする統合型カバレッジデータベースおよびHTMLレポート
  • 対話型の優れたデバッグ環境と共通化されたバッチシミュレーション後のデバッグ環境
※ModelSim PEは ModelSim DEと同じカーネルを使用し、同じシミュレーション性能を提供しますが、PSL/SVAなどのアサーション機能を使用することはできません。また64ビットOSには対応していません。

お見積もり・お問い合わせはこちらから!

 

関連情報
 

Mentor Graphics/メンター・グラフィックス

  • 製品情報
  • ニュースリリース
お問い合わせ
お問い合わせ・お見積り・資料請求
ModelSim ノウハウ資料ダウンロード
045-477-2009

このページの上部へ