超低リップル

PALTEKは、30年以上にわたるFPGA開発経験と技術サポートで、お客様の製品開発を支援してまいりましたが、2002年頃からFPGAに使われる電源に関係するお問い合わせを多く頂くようになりました。丁度130nmプロセスのFPGAが出てきた時期です。

このコア電圧1.5VのFPGAは従来のロジック、大規模メモリ、乗算加算器演算ブロックに加え、新たに3Gbpsを超える高速シリアルトランシーバーを備えたより複雑な製品でした。

高速シリアル信号が例えば3Gbpsの場合、1シンボルデータ=0.3ns相当と超高速に変動する為にほぼアナログ的な扱いが必要になりますが、このような特性に適した電源が必要になったのです。

高速シリアルトランシーバー向け電源はリップルノイズを極端に嫌うために通常はリニアレギュレータが採用されますが、3Gbps信号を数多く扱うアプリケーションでは消費電流が5Aを超える事もあり、この場合はスイッチングレギュレータが採用されました。
ただノイズ特性の考慮無しでスイッチングレギュレータ採用した設計では高速シリアルデータのジッタが増大してしまい、データのEYEパターンが小さくなる事に起因するデータ転送エラーが発生する不具合も頻発しました。