【10/2開催＊保守中ユーザー様限定＊】アサーションベース検証実践ウェビナー
ウェビナー
こんな方におすすめ
- 波形の目視確認に多くの時間を取られている方
- デバッグに多大なる時間を取られている方
- 社内の設計資産を仕様書とともに共有化したい方
- 現状のFPGA実機デバッグに限界を感じている方
参加者の声
一から検証プログラムを組み上げるのは難しく感じるが、アサーション・パターンは非常にわかりやすく取り組みやすいと感じた。
アジェンダ
- FPGA検証の市場動向とアサーションの価値
- 注意して使いたいイミディエート・アサーション
- コンカレント・アサーションの構造
- クロッキングとリセットに関する注意
- プロパティ、シーケンスと演算子
- 組織におけるアサーション導入とパターン化アプローチ
- FIFO、アービタなどのアサーション記述例
- 仕様からアサーションを起こす一般的手法
ウェビナー概要
| 開催日時 | 2025年10月2日（木）13:30～15:40 |
|---|---|
| 受講費用 | 無料 ※ 会議室などで複数名での受講をご希望される方は、人数分のお申込みが必要となります。
|
| 受講対象 | ModelSim／QuestaをPALTEK経由で保守更新中の部署、会社の方 |
| 開催方法 | ウェビナー形式（チャット機能によりリアルタイムで質疑応答可能です。） ウェビナーツール「Zoom」を利用します。 |
| 参加方法 | 開催前日までにお申込みいただいた方へは、ウェビナー入場用のURLを別途メールにてお知らせいたします。 メールが届かない場合は、迷惑メールフォルダをご確認いただくか、お問い合わせフォームよりご連絡ください。 |
| 備考 |
|
| 受付締切 | 2025年10月1日（水）12:00 |
ウェビナー視聴お申込みはこちらから
フォームが表示されるまでしばらくお待ち下さい。
恐れ入りますが、しばらくお待ちいただいてもフォームが表示されない場合は、こちらまでお問い合わせください。
