【3/5開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー③～コードカバレッジ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったコードカバレッジを有効にしたシミュレーションの...
【3/18開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー④～アサーション編～
ウェビナー 本ウェビナーは、「アサーションの記述はできるが、ModelSim DE や Questa Base/Core を使ったシミュ...
【3/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～
ウェビナー 「初心者のためのテストベンチ記述 ～Verilog_SystemVerilog編～」ウェビナーを開講いたします。 当ウェビナ...
【3/3開催・無料】FPGA設計への生成AI活用の第一歩 ～生成AIと等価性検証ツールを用いたRTLリファクタリング/VHDL－Verilog変換～
ウェビナー 生成AIを活用した業務効率化が様々な分野で進んでいますが、FPGA設計の分野では活用が進んでいないのが現状です。安心して生成...
【2/26PM開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使ったデバッグ方法と、シミュレーションを効率化するた...
【2/26AM開催・無料】知っていると楽しい半導体設計の世界＜後編＞〜半導体設計者のためのRTL設計の歴史と進化〜
ウェビナー 昨年11月12日に開催を予定しておりましたウェビナーにつきまして、開催当日にやむを得ない事情により中止することとなり、ご参加...
【2/25開催・無料】AXI検証自動化ソリューション紹介ウェビナー ～AXIバスの課題を永続的に解決する検証環境／ノウハウをご提供～
ウェビナー AXIバスは、アドレス、データ、レスポンスが分離された複雑なプロトコルです。 検証の観点として、 先行リクエスト発行、レスポ...
【2/19開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
ウェビナー Questa Base/Coreに新たに搭載されたVisualizerを使用するためのシミュレーション実行方法を説明します。...
【2/18開催・無料】V2X（Vehicle to X）通信技術解説ウェビナー ＜前編＞ ～未来を拓く事業イノベーション創出～
ウェビナー 自動運転の普及が進む中、V2X通信は交通の安全性だけでなく、モビリティ・サービスの高度化と効率化を実現致します。本ウェビナー...
【2/12開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
ウェビナー HDL設計において、シミュレータを使ったデバッグ作業で波形ビューアとソースコードのみに頼っていませんか？設計プロジェクトの工...
【2/5開催・無料】Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
ウェビナー Questa BaseはQuestaシミュレータのエントリーモデルであり、販売が終了しているModelSim の後継となる論...
【2/4開催・無料】AMD社FPGA コスト重視ファミリーと長期供給ソリューション紹介ウェビナー
ウェビナー 最新のAMD社FPGAコスト重視ファミリーについて参考価格情報も含めて紹介させていただきます。ソフトCPUを用いた長期供給ソ...
【1/29開催・無料】今すぐ始められるFPGA設計資産再利用化の策 6選
ウェビナー 弊社で開催している仕様書や製品に関するウェビナーのアンケートにて設計資産の再利用に課題を抱えているとのコメントを多くいただい...
【1/27開催・無料】仕様書がない／RTLや回路図しか存在しない場合の置き換えサービス紹介ウェビナー
ウェビナー 近年、FPGA／デジタル回路の置き換え・改版案件において“過去の設計資産の取り扱い”に大きな課題を抱えています。 弊社が過去...
【1/21開催・無料】RTLコーディングマナー～RTL設計初心者に贈るコーディングマナー集～
ウェビナー 主にRTL設計初心者を対象とし、RTL記述の際のコーディングマナーを解説します。マナーですので、守らなくても、動くコードは書...
【1/15開催・無料】オペアンプで楽しく学べるアナログ・シンセサイザー ～オペアンプで簡単デザイン／アナログ回路が楽しみながら学べる～
ウェビナー 一般に「アナログ回路は面倒！」というイメージは強くあります。 しかし実は“オペアンプ”という部品はこの「面倒」を払拭してくれ...
【1/14開催・無料】コードカバレッジ機能活用のすすめ ウェビナー
ウェビナー ModelSim PE/DEならびにQuesta Simには標準でコードカバレッジ機能が搭載されております。 部署、会社単位...
【1/8開催・無料】FPGA設計の資産構築・共有化を後押しするサービスご紹介ウェビナー
ウェビナー 関連TECHブログ これまでにいろいろな視点でFPGA設計の資産構築・共有化についての重要性をお伝えしてきました。 今回は具...
【12/23開催・無料】ダイジェスト版 「AIはFPGA設計できるか？2025」～FPGA設計への生成AI活用：この１年間の進化～
ウェビナー （2025年9月11日開催ウェビナーのダイジェスト版となります） 近年、FPGA業界、EDA業界でも、生成AIを設計に活用す...
【12/18PM開催・無料】「FPGA設計 非同期転送（CDC）問題の原因と解決策」ウェビナー ～再現性が低い／対策が極めて困難な不具合原因～
ウェビナー 12/18（木）に【FPGA設計 非同期転送（CDC）の問題の原因と解決策】ウェビナーを開催いたします。 アジェンダ FFP...
最近の記事
タグ
- FPGA (233)
- 設計 (167)
- 検証 (86)
- Vivado (72)
- 受付終了 (49)
- ModelSim (46)
- 半導体 (44)
- AI (38)
- メモリ (27)
- Micron (27)
- MPSoC (24)
- Vitis (22)
- Vitis AI (20)
- QuestaSim (20)
- モデルベース開発 (19)
- Versal (18)
- Simulink (16)
- SSD (14)
- SystemVerilog (13)
- 電源 (12)
- サーバ/ストレージ (12)
- アナログ回路 (10)
- Nexperia (10)
- IoT (8)
- アサーション (8)
- GPU (8)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- 5G (6)
- クロック (6)
- 受付中 (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- CDC (4)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- 組み込みLinux (3)
- Questa Lint (3)
- MaxLinear (3)
- イーサネット (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- シリアル通信 (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)