2021年11月
新しい順 | 古い順
【FPGAテストベンチ/検証ノウハウ】テストベンチによるクロック信号/リセット信号の生成(Verilog編)
リチウムイオンバッテリモデルをSimulink®で作ってみた 【第3回】SOCを変数とする近似式でEocv, R, Cを表現するモデル編
【回路設計ヒント】IBISモデルの出力
【Versal™ ACAP】機能紹介 NoC編
オープンソースのPyTorchモデルをVitis™ AI (1.4)を用いて、So-One KITで動かしてみた
Xilinx社Vivado® とModelSimの連携 ~Vivado® Export機能を用いたModelSim/QuestaSimシミュレーション実行方法~
Zynq® UltraScale+™ MPSoCにおける U-bootを使ってeMMCデバイスを書き込む方法(JTAG編)
モデルベースデザイン(MBD)を活用したモータ制御のFPGA実装 第2回 -具体例-
2K放送:今更のMPEG2-TSの基本【第二回】
2K放送:今更のMPEG2-TSの基本【第一回】
【新人ブログ ミンガラバー】VHDL初級編 part.2 ~組み込み回路~
最近の記事
タグ
- FPGA (187)
- 設計 (122)
- Vivado (66)
- 検証 (64)
- ModelSim (47)
- 半導体 (37)
- 受付終了 (32)
- AI (27)
- Micron (25)
- メモリ (24)
- モデルベース開発 (20)
- Versal (16)
- Vitis (16)
- Simulink (16)
- MPSoC (16)
- SSD (14)
- Vitis AI (13)
- 受付中 (11)
- アナログ回路 (9)
- GPU (8)
- Nexperia (8)
- 電源 (7)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- MPS (6)
- アサーション (5)
- So-One (5)
- 映像伝送 (4)
- クロック (4)
- SiTime (4)
- VoIP (3)
- Microchip (3)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- イーサネット (1)
- CPUボード (1)
- PCIe (1)
- クラウド (1)