準備

まず、デザインのソースとConstraintsファイル(.xdc)を用意します。
デザインは仮のものでもよいですが、トップデザインに必要な端子をすべて記述するようにしてください。

Constraintsファイルには必要な端子のアサインとIO Standardの設定をしてください。

これらのファイルをVivado® Design Suiteに設定し、RTL ANALYSIS (Open Elaborated Design)を実行します。

次にRTL ANALYSIS実行後にFile→Export→Export IBIS Modelを実行します。

なお、既にインプリメンテーションまで終わっている方もRTL ANALYSIS を実行してください。そうでないとExportにExport IBIS Modelは表示されません。

出力

Export IBIS Modelを実行すると次のウィンドウが表示されますので、出力先と名前を設定して実行してください。

実行後ファイルを覗くとこのような感じになっています。

いかがでしたでしょうか？

これからもTECHブログを通じて、皆様の設計にお役立てできればと思います。次回のブログもどうぞよろしくお願いいたします。

なお、今回使用したVivado® Design Suiteのバージョンはv2020.2.1 です

最後までお付き合いいただきありがとうございました。

このブログは「FPGA設計ブログ一覧」の
基板設計・評価関連のひとつです。

受託設計に関するお問合せはこちら

このブログのシリーズ

1 【回路設計ヒント】多ピンFPGA・適応型SoCの回路図CADシンボル作成

2 【回路設計ヒント】IBISモデルの出力

3 【回路設計ヒント】FPGAの端子と回路図の接続信号との確認方法

4 【回路設計ヒント】Microsoft Windows 10 でのiMPACT書き込み

5 【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～電源編～

6 【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～I/O編～

7 【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～コンフィグレーション編～

8 【回路設計ヒント】トランシーバのリファレンスクロック使用時の注意点

9 【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～A/Dコンバータ・DDRメモリインタフェース編～

10 【回路設計ヒント】トランシーバのリファレンスクロックをユーザークロックとして使用する方法

11 【回路設計ヒント】MIGのピンスワップ

12 【回路設計ヒント】Spartan®-6 FPGA ファミリから Spartan®-7 FPGA ファミリへの置き換え ～データシート編～