受付終了
受付終了セミナー
新しい順 | 古い順
【2/6開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
【1/31開催】AMD社FPGA コスト重視ファミリーと長期供給ソリューション紹介ウェビナー
【1/30開催】FPGA高位合成／検証手法がもたらす革新的な４つのメリット～高位合成で実現するC/C++からの効率的FPGA開発技法と具体的アプローチ～
【1/22開催】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【1/15開催】FPGA設計におけるリビジョン管理システムの活用
【12/19開催】今すぐ始められるFPGA設計資産再利用化の策 6選
【12/18開催】書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術 〜FPGAの品質を左右する全集中の記述にはツールが不可欠〜「Questa Lint紹介ウェビナー」
【12/12開催＊保守中ユーザー様限定＊】Questa Base / Coreトレーニングウェビナー ～新デバッグ機能Visualizer編～
【10/16開催】「AXIバス徹底解説ウェビナー」～AXIバストラブル撲滅へ3つのキーワードを伝授～
【8/28開催】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
【6/28開催】Kria™ Event Day 2024 〜Kria™ SOM量産実装を見据えたエッジAI開発のご紹介〜
【12/15開催】Kria™ Event Day 2023 〜Kria™ SOM量産実装を見据えたエッジAI開発のご紹介〜
【6/8開催】Kria™ Event Day 2023 〜Kria™ SOM量産実装を見据えたエッジAI開発のご紹介〜
【11/11開催】PALTEK開催 Kria™ EVENT DAY2022 〜新たなHardware platformの可能性〜
【8/4・8/5開催】【AI検討をされているリーダー/マネージャー向け】AIによるDX化に向けて~失敗で終わらないために~
【2/17開催】【脱！目視検査】外観検査装置による過検出問題解決AIウェビナー
最近の記事
タグ
- FPGA (224)
- 設計 (152)
- 検証 (79)
- Vivado (71)
- 半導体 (40)
- AI (40)
- ModelSim (40)
- 受付終了 (37)
- メモリ (25)
- Micron (25)
- MPSoC (23)
- Vitis (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (15)
- SSD (13)
- 電源 (11)
- サーバ/ストレージ (11)
- SystemVerilog (11)
- 受付中 (10)
- アナログ回路 (9)
- Nexperia (9)
- GPU (8)
- IoT (7)
- アサーション (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- MaxLinear (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- シリアル通信 (2)
- Questa Lint (2)
- CPUボード (1)
- PCIe (1)
- ジッタバッファ (1)
- Quartus (1)