FPGA
新しい順 | 古い順
【6/19開催】新製品Questa Base紹介ウェビナー ~デバッグ機能が充実したQuestaエントリーモデル~
【6/20 AM開催*保守中ユーザー様限定*】ModelSimウェビナー ~ 一連の操作を学ぶ入門編 ~
【6/20 PM開催*保守中ユーザー様限定*】ModelSimウェビナー ~ Vivado™との連携使用 解説編 ~
【6/26開催】アサーションベース検証立ち上げ支援サービスご紹介ウェビナー
【7/3開催】仕様書の書き方ウェビナー~ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ~
【7/4開催*保守中ユーザー様限定*】ModelSimウェビナー ~ コードカバレッジ編 ~
【7/10開催*保守中ユーザー様限定*】Questa Base / Coreウェビナー ~新デバッグ機能Visualizer編~
【7/11開催】FPGA非同期設計ウェビナー~ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ~
【7/19 AM開催*保守中ユーザー様限定*】ModelSimウェビナー ~ 一連の操作を学ぶ入門編 ~
【7/19 PM開催*保守中ユーザー様限定*】ModelSimウェビナー ~ バッチ実行編 ~
【企業様向けプライベートウェビナー】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ~ 10のキーワードでまとめる検証の極意 ~
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー~ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ~
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー~ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ~
FPGA非同期設計ウェビナー~ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ~
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
IBERTデザインの使用方法 【第2回】
高位合成がもたらす価値を高める高位設計/高位検証(Design and Verification LANDSCAPE 2022-Vol1)
Vivado® ML Editionで表示されるメッセージについて 【第2回】
Vivado® ML Editionで表示されるメッセージについて 【第1回】
最近の記事
タグ
- FPGA (199)
- 設計 (126)
- 検証 (75)
- Vivado (67)
- ModelSim (52)
- 半導体 (38)
- 受付終了 (31)
- AI (29)
- メモリ (24)
- Micron (24)
- モデルベース開発 (20)
- Vitis (18)
- 受付中 (17)
- Versal (16)
- Simulink (16)
- MPSoC (16)
- Vitis AI (15)
- SSD (13)
- アナログ回路 (9)
- 電源 (9)
- Nexperia (9)
- GPU (8)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- MPS (6)
- アサーション (5)
- So-One (5)
- 映像伝送 (4)
- クロック (4)
- VoIP (4)
- SiTime (4)
- Microchip (3)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- プライベートネットワーク (2)
- イーサネット (1)
- CPUボード (1)
- PCIe (1)
- sXGP (1)
- シリアル通信 (1)
- サーバ/ストレージ (1)