FPGA
新しい順 | 古い順
【11/7開催＊保守中ユーザー様限定＊】Questa Base / Coreトレーニングウェビナー ～新デバッグ機能Visualizer編～
【10/16開催】「AXIバス徹底解説ウェビナー」～AXIバストラブル撲滅へ3つのキーワードを伝授～
【8/28開催】「検証戦略の検討から検証項目抽出方法までを解説」FPGA機能検証ウェビナー ～ 10のキーワードでまとめる検証の極意 ～
【6/28開催】Kria™ Event Day 2024 〜Kria™ SOM量産実装を見据えたエッジAI開発のご紹介〜
【12/15開催】Kria™ Event Day 2023 〜Kria™ SOM量産実装を見据えたエッジAI開発のご紹介〜
【6/8開催】Kria™ Event Day 2023 〜Kria™ SOM量産実装を見据えたエッジAI開発のご紹介〜
IBERTデザインの作成 【第1回】
MPSoC-DDR4間のBGA接続テスト①FPGA実装編
【ModelSim®使用方法】ModelSim®単独で使用する場合のVivado® ML Edition IPライブラリの設定方法
PetaLinux® ビルド時間の短縮方法
【Versal™ACAP】PCIe Link Debug【Vivado® ML 2021.2】
【Vivado® ML 2022.1】をインストールしてVCK190 評価キットのプロジェクトを作成してみた
【11/11開催】PALTEK開催 Kria™ EVENT DAY2022 〜新たなHardware platformの可能性〜
【Vivado®で使用するXDCファイルの基本的な記述例】第4回 Vivado®からみるXDCファイルの優先度、省略できる記述
IPコアによるILA,VIOのデザインへの挿入
【Versal™ACAP】I2C Example Design Clock切り替え編 Part2【Vivado® ML 2021.2】
ネットリスト選択によるILAのデザインへの挿入
【Versal™ACAP】I2C Example Design Clock切り替え編 Part1【Vivado® ML 2021.2】
【FPGAテストベンチ/検証ノウハウ】テストベンチTEXTIOの使い方 ～応用～ Vivado®ロジックアナライザーでキャプチャしたデータを利用する(VHDL編)
最近の記事
タグ
- FPGA (218)
- 設計 (145)
- 検証 (79)
- Vivado (71)
- ModelSim (41)
- 半導体 (40)
- AI (36)
- 受付終了 (34)
- メモリ (25)
- Micron (25)
- Vitis (22)
- MPSoC (22)
- モデルベース開発 (19)
- Vitis AI (19)
- Versal (18)
- Simulink (16)
- QuestaSim (14)
- SSD (13)
- サーバ/ストレージ (11)
- 電源 (10)
- SystemVerilog (10)
- アナログ回路 (9)
- 受付中 (9)
- Nexperia (9)
- GPU (8)
- アサーション (7)
- VoIP (7)
- MPS (7)
- IoT (6)
- ディスクリート/ロジック (6)
- クロック (6)
- 5G (5)
- So-One (5)
- SiTime (5)
- 映像伝送 (4)
- Microchip (3)
- 組み込みLinux (3)
- イーサネット (2)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- Questa Lint (2)
- MaxLinear (2)
- EOL (1)
- CPUボード (1)
- PCIe (1)
- シリアル通信 (1)
- ジッタバッファ (1)