2023年01月
新しい順 | 古い順
【企業様向けプライベートウェビナー】仕様書の書き方ウェビナー～ 失敗事例とともに仕様書を理解。仕様書の重要性、機能仕様書の書き方のポイントを伝授 ～
【企業様向けプライベートウェビナー】FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
業界最安値のGPUaaS「GPUSOROBAN」を実際に試してみた（5）～Dockerコンテナを使用し機械学習プロト環境を作る～【GPUSOROBANのベアメタルの導入編】
IBERTデザインの使用方法 【第2回】
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
【8/20開催・無料】AMD社Zynq適応型SoCの真価 ～実際の使用例とその可能性～
Vivado® ML Editionで表示されるメッセージについて 【第2回】
【8/4開催＊保守中ユーザー様限定＊】初心者のためのテストベンチ記述 ～VHDL編～
【7/30開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー②～シミュレーション・デバッグ編～
【7/23開催＊保守中ユーザー様限定＊】Questa Base/Coreトレーニングウェビナー①～シミュレーション・バッチ実行編～
【7/22開催・無料】RTLコーディングマナー～RTL設計初心者に贈るコーディングマナー集～
【7/16開催・無料】IoT向け電源回路の新たなアプローチ ウェビナー
【7/14PM開催・無料】QuestaSim Visualizerで役立つ実践的デバッグフロー紹介ウェビナー
【7/14AM開催・無料】はじめてのFPGA開発 ～全体像と選定のポイントをやさしく解説～
【7/9開催・無料】EMC対策設計ウェビナーシリーズ 第2回「波形整合を理解し、EMC対策の実践力を養う」
【7/8開催・無料】RS-485・CANの課題を解決 ～10BASE-T1Sが実現する次世代産業ネットワーク～
【7/2開催・無料】FIFO設計を通して学ぶFPGA設計の勘所 第2回 非同期FIFOに挑戦
最近の記事
タグ
- FPGA (248)
- 設計 (183)
- 検証 (93)
- Vivado (77)
- 受付終了 (53)
- ModelSim (47)
- 半導体 (45)
- AI (39)
- メモリ (31)
- Micron (29)
- MPSoC (28)
- Vitis (24)
- QuestaSim (23)
- モデルベース開発 (20)
- Versal (20)
- Vitis AI (20)
- SystemVerilog (17)
- Simulink (16)
- 電源 (15)
- SSD (15)
- アナログ回路 (14)
- サーバ/ストレージ (13)
- IoT (10)
- 受付中 (10)
- Nexperia (10)
- アサーション (8)
- GPU (8)
- 5G (7)
- クロック (7)
- VoIP (7)
- MPS (7)
- ディスクリート/ロジック (6)
- So-One (5)
- SiTime (5)
- Verilog (5)
- 映像伝送 (4)
- 組み込みLinux (4)
- CDC (4)
- イーサネット (3)
- マイコン (3)
- Microchip (3)
- クラウド (3)
- シリアル通信 (3)
- Questa Lint (3)
- MaxLinear (3)
- PCIe (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- EOL (1)