検証
新しい順 | 古い順
FPGA非同期設計ウェビナー～ 非同期設計の問題点の理解、非同期回路の設計、検証時のポイント ～
【FPGAテストベンチ/検証ノウハウ】DDRメモリモデルの初期値設定方法
高位合成がもたらす価値を高める高位設計／高位検証（Design and Verification LANDSCAPE 2022-Vol1）
【4/24開催】マネジメント向け特別ウェビナー FPGA開発プロセスの曲がり角～組織として対応能力をどう成熟させるか～
【4/10開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ Vivado™との連携使用 解説編 ～
【4/5開催】新製品Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
【3/15開催＊10万ページビュー 記念特別無償開催＊】ModelSimウェビナー ～ 一連の操作を学ぶ入門編 ～
【3/13開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ バッチ実行編 ～
【3/6開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ 一連の操作を学ぶ入門編 ～
【2/14開催】＊有償（保守中ユーザー様無償）ウェビナー＊アサーションベース検証実践ウェビナー
【2/7開催＊保守中ユーザー様限定＊】Questa Base / Coreウェビナー ～新デバッグ機能Visualizer編～
【1/31開催】AXI検証自動化ソリューション紹介ウェビナー ～AXIバスでのトラブル事例解説とAXIバス検証環境／ノウハウパッケージのご紹介～
【1/24開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ Vivado™との連携使用 解説編 ～
【1/10開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ 一連の操作を学ぶ入門編 ～
【12/22開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ コードカバレッジ編 ～
【12/20開催】新製品Questa Base紹介ウェビナー ～デバッグ機能が充実したQuestaエントリーモデル～
【12/13開催】書いた瞬間に決まっているRTLの品質をその場で向上させるリント活用術 〜FPGAの品質を左右する全集中の記述にはツールが不可欠〜「Questa Lint紹介ウェビナー」
【11/29開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ バッチ実行編 ～
【11/15開催＊保守中ユーザー様限定＊】ModelSimウェビナー ～ アドバンスドデバッグ編 ～
最近の記事
タグ
- FPGA (187)
- 設計 (123)
- Vivado (66)
- 検証 (63)
- ModelSim (43)
- 半導体 (37)
- 受付終了 (33)
- AI (28)
- メモリ (24)
- Micron (24)
- モデルベース開発 (20)
- Vitis (17)
- Versal (16)
- Simulink (16)
- MPSoC (16)
- Vitis AI (14)
- SSD (13)
- アナログ回路 (9)
- 電源 (9)
- Nexperia (9)
- GPU (8)
- 受付中 (7)
- IoT (6)
- ディスクリート/ロジック (6)
- 5G (6)
- MPS (6)
- アサーション (5)
- So-One (5)
- 映像伝送 (4)
- クロック (4)
- VoIP (4)
- SiTime (4)
- Microchip (3)
- マイコン (2)
- カメラ (2)
- Haivision (2)
- ティアフォー (2)
- クラウド (2)
- プライベートネットワーク (2)
- イーサネット (1)
- CPUボード (1)
- PCIe (1)
- sXGP (1)
- シリアル通信 (1)